Асинхронное устройство приоритета Советский патент 1984 года по МПК G06F9/50 

11 -Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах с общим полем запросов. Известно асинхронное приоритетное устройство, содержащее регистр индикации запросов, вспомогательный регистр, группы элементов и И, элемент НЕ ll . Недостатки известного ycTpoftcvва - большие аппаратурные затраты и сравнительно низкое быстродействие при работе в двухвходовом . Наиболее близким к предлагаемому является двухвходовое устройство приоритета, содержащее первьш и второй элемент И, первьп1 и второй элементы НЕ, элемент задержки, триггер, Первьй вход устройства соединен с входом элемента задержки, выход которого соединен с первым входом . первого элемента И, выход первого элемента И соединен с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента Недостатком данного устройства является Низкая достоверность функционирования в асинхронных системах когда не накладываются ограничения па время поступления сигналов запроса по входам. Цель изобретения - повьшение достоверности и быстродействия устрой ства, Поставленная цель достигается тем, что в асинхронное зстройство приоритета, содержазцее два элемента НЕ, элемент задержки и триггер, причем первый вход запроса устройства соединен с входом элемента задержки прямой вьпсод триггера является первьм выходом устройства, введены третий элемент НЕ, элемент И-НЕ, эле мент ИЛИ-НЕ, причем второй вход запроса устройства соединен с первым входом элемента ИЛИ-НЕ и через парвый элемент НЕ - с входом установки в 1 триггера, тактовый вход которого соединен с выходом элемента , второй вход которого через второй элемент НЕ соединен с выходом элемента И-НЕ, которьй является вто рым выходом устройства, информацион ньгй вход триггера через третий элемент НЕ соединен с первым входом устройства, первый и второй входы элемента И-НЕ соединены соответстве 52 но с выходом элемента задержки и с единичным выходом триггера. На чертеже представлена функциональная схема асинхронного устройства приоритета. Асинхронное устройство приоритета содержит элемент 1 задержки, элемент И-НЕ 2, элементы НЕ 3 и 4 элемент ИЛИ--НЕ 5. элемент НЕ 6, триггер 7, входы 8 и 9 и выходы 10 и 11 устройства , Устройство работает следующим образ ом, В исходном состоянии на входах 8 и 9 устройства присутствуют высокие потенциалы Сигнал с входа 8 передается через элемент 1 задержки с инверсией и на первом 10 выходе устройства установлен высокий .тотенила-ч, что соответствует отсутствию приоритета по первому каналу. На втором 11 выходе устройства также установлен высокий потенциал, соответствую Г1КЙ отсутствию приоритета по второму каналу, из-за наличия на гасящем входе низкого потенциала, установленного зторьм элементом НЕ 4. При пост У..Ленин на первьп- 8 вход устройства запроса низким уровнем на информационном входе динамического триггера 7 элементом НЕ 6 формируется высокий поте21циал. При этом, в случае поступления сигнала запроса на второй 9 вход устройства и фор2-ирова шя стробирующего сигнала на выходе элемента ИПИ-НЕ 5, динамический триггер 7 в нулевое состояние, соответствующее приоритету второго канала, не устанавливается Сигнал запроса с первого 8 входа устройства через элемент 1 задержки с инвр- сией поступает на первый вход элемента И-НЕ 2, на второй вхол, которого поступает высокий потенциал с выхода динамического триггера 7, если он не установлен в нулевое состояние. На выходе элемента И-НЕ 2 низким потенциалом cjjopMi-ipyeTCfj сигнал приоритета первого канапа, которьк через элемент НЕ 3 поступает на первьп у вход элемента ИЛИ-НЕ 5. При этом блокируется прохождение сигнала запроса по второму каналу, а также обеспечивается формировавшие пеоедпе- го фронта сигнала запроса по второму каналу на элемент ИЛИ-НЕ 5, з случае, когда этот запрос поступш во вьтолнения запроса по первому каналу.

31

Передний фронт сигнала запроса, необходимый для установки динамического триггера 7 в нулевое состояние, формируется после снятия приоритета по первому каналу.

При поступлении на второй 9 вход устройства сигнала запроса, низким уровнем при отсутствии сигнала запроса на первом 8 входе устройства и сигнала приоритета на первом 10 выходе устройства, элемент ИЛИ-НЕ 5 формирует стробирующий сигнал динамического триггера 7, которым он устанавливается в нулевое состояние, формируя, тем самым, сигнал приоритета на втором 11 выходе устройства. Сигналом приоритета второго канала блокируется формирование сигнала приоритета по первому каналу на элементе И-НЕ 2. После снятия сигнала запроса по второму каналу динамический триггер 7 по гасящему входу через элемент НЕ 4 устанавливается в

5-4

исходное состояние, снимая, тем самым, сигнал приоритета второго канала и разрешая установку приоритета первого канала при наличии по

нему запроса.

Время задержки на элементе 1 задержки устанавливается не меньше времени срабатывания третьего элемента НЕ 6 и динамического триггера

7, чтобы к моменту поступления сигна ла на первый вход элемента И-НЕ 2 на его втором входе уже был установлен высокий либо низкий потенциал и не было переключений, которые

могут привести к неправильной работе устройства.

Предлагаемое изобретение позволит повысить достоверность функционирования (за счет уменьшения вероятности возникновения ложных сигналов на выходах устройства) и быстродействие устройства.

АСИНХРОННОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее два элемента НЕ, элемент задержки и триггер, причем первьй вход запроса устройства соединен с входом элемента задержки, прямой выход триггера является первым выходом устройства, о т л и Lчающееся тем, что, с целью повышения достоверности устройства и повышения его быстродействия, устройство содержит третий элемент НЕ, элемент И-НЕ, элемент ИПИ-НЕ, причем второй вход запроса устройства соединен с первым Влодом элемента ИЛИ-НЕ, и через первьм элемент НЕ - с входом установки в 1 триггера, тактовый вход которого соединен с выходом . элемента ИПИ-НЕ, второй вход которо.го через второй элемент НЕ соеди 1ен с выходом элемента И-НЕ, который является вторым выходом устройства, информационньш вход триггера через & третий элемент НЕ соединен с первым входом устройствву первый и второй входы элемента соединены соответ iSSS ственно с выходом элемента задержки и с единичным выходом триггера. 11 ™ Л Щ W я ; 1„. г яЛчрл {, I I KcuaKtitEcacnv