Устройство для синусно-косинусного цифро-аналогового преобразования Советский патент 1984 года по МПК G06J3/00 

первого операционного усилителя соединен с переключающим,контактом четвертого квадрантного переключателя, размыкакадий контакт которого соединен с замыкающим контактом второго квадрантного переключателя и через десятый масщтабирующий резистор - с неинвертирукицим входом четвертого операционного усилителя, соединенным через одиннадцатый масштабирующий резистор с шиной нулевого потенциала, размыкающий контакт третьего квадрантного переключателя соединен с замыкающим контактом первого квадрантного переключателя, замыкающий контакт третьего квадрантного переключателя через двенадцатый масштабирующий резистор соединен с неинвертирующим входом третьего операционного усилителя, соединенным через тринадцатый масштабирующий с шиной нулевого потен29632

циала, второй выход первого умножающего преобразователя код - ток соединен с шиной нулевого потенциала, первый и второй информационные входы второго регистра управления соединены соответственно с вторым и первым входами первого регистра управления, а первый и второй входы управления перезаписью первого и второго регистров управления соединены с прямым и инверсным выходами второго старшего разряда регистра входного кода, группа выходов второго регистра управления соединена с группой кодовых входов второго умножающего преобразователя код-ток, управляющие входы третьего и четвертого квадратных переклю чателей соединены соответственно с управляющими входами первого и воторого квадратных переключателей ,

УСТРОЙСТВО ДЛЯ СИНУСНО-КОСИНУСНОГО ЦИФРО-АНАЛОГОВОГО ПРЕОБРАЗОВАНИЯ, содержащее источник опорного напряжения, регистр входного кода, первый и второй умножающие преобразователи код - ток, первые выходы которых соединены с инвертирующими входами соответственно первого и второго операционных усилите;лей, выходы которых соединены с переключающими контактами первого и второго квадрантных переключателей, управляющие входы которых соединены с выходами двух старших разрядов регистра входного кода, третий операционный усилитель,инвертирующий вход которого соединен через первый масштабирующий резистор с замыкающим контактом первого квадрантного переключателя и через второй масштабирующий резистор - с выходом третьего операционного усилителя, четвертый операционный усилитель, инвертирующий вход которого через третий масштабирующий резистор соединен с размыкающим контактом второго квадрантного переключателя и через четвертый масштабирующий резистор -.с выходом четвертого операционного усилителя, первый регистр управления. первый и второй информационные входы которого соединены соответственно с прямым и инверсным соответствующими разрядными выходами регистра входного кода, а группа выходов первого регистра управления соединена с группой кодовых входов первого умножающего преобразователя код - ток,при этом выходы третьего и четвертого операционных усилителей являются выходами устройства, а между инвертирующими входами и выходами первого и второго операционных усилителей включены соответственно пятый § и шестой масштабирующие резисторы, отличающееся тем, что,, (Л с целью повышения точности за счет снижения аппаратурных погрешностей, устройствосодержит второй регистр управления, третий и четвертый квадрантные переключатели, пятый операционный усилитель, седьмой, восьмой, девятый, десятый, одиннадцатый, двею надцатый и тринадцатью масштабируюсо щие резисторы, при этом выход источО) ника опорного напряжения и выход пер00 ND вого операционного усилителя соответственно через седьмой и восьмой масштабирующие резисторы соединены с аналоговым входом второго умножающего преобразователя код - ток, второй выход которого соединен с инвертирующим входом пятого операционного усилителя, выход которого соединен с аналоговым входом первого умножающего преобразователя код - ток, с переключающим контактом третьего квадрантного переключателя и через девятый масштабирующий резистор - с своим инвертирукяцим входом, выход

Изобретение относится к вычислительной технике и может быть испол зовано для преобразования дискретно информации в угол поворота СКВТ-пр емника и для однрвременного преобра зования двоичного кода в синусное и косинусное напряжение. Известно устройство, содержащее цифро-аналоговый преобразователь код - ток, подключенный к входам двух операционных усилителей, выпол няющее преобразование двоичного кода в два функциональных напряжения .отношение которых, реализуемое на СКВТ-приемнике, обеспечивает формирование тангенсной зависимости по заданной приближенной формуле ij . Построение преобразователя для полного диапазона угла О - ЗбО дос тигнуто .введением третьего усилителя и 12-ти перекдночателей, обеспечиваннцих формирование функциональных напряжений в заданной фазе и требуемом масштабе. Однако невозможно одновременное формирование синусной и косинусной функции без сложной структурной перестройки, ч не позволяет расширить область применения устройства. Наиболее близким по технической сущности к предлагаемому являет ся устройство для синуснокосинусного цифро-аналогового преобразования, содержащее источник опорного напряжения, подключенный к первым входам двух сумматоров, выходы которых через соответствующие умножакицие преобразователи код - ток соединены с входами первого и второго операционных усилителей, выходы которых соединены каждый с входами двух сумматоров и через соответствующий квадрантный переключатель - с входами двух вы- ходных операционных усилителей, при этом шина входного кода соединена с кодовым входом первого умножающего преобразователя код - ток и через первый регистр управления, выполняющий функцию инвертора кода, с кодовым входом второго умножающего преобразователя код - ток, а управляющие входы переключателей соединены с двумя старшими разрядами шины входного кода 2J .

3

Недостаток данного устройства заключается в наличии существенных погрешностей преобразования, обусловленных как приближенной зависимостью, положенной в основу работы устройства, так и аппаратурными догрешностлми из-за большого количества активных элементов.

Целью изобретения является повышение точности за счет уменьшения аппаратурных погрешностей.

Цель достигается тем, что устройство для синусно-косинусного цифро-аналогового преобразования, содержащее источник опорного напряжения, регистр входного кода, первый и второй умножающие преобразователи код - ток, первые выходы которых соединены с инвертирующими входами соответственно первого и второго операционных усилителей, выходы которых соединены с переключающими контактами первого и второго квадрантных переключателей, управляювц1е входы которых соединены с выходами двух старших разрядов регистра входного кода третий операционный усилитель, инвертирующий вход которого соединен через первый масштабирующий резистор с замыкающим контактом первого квадрантного переключателя и через второй масштабирующий резистор - с выходом третьего операционного усилителя, четвертый операционный усилитель, инвертирующий вход которого через третий масштабирующий резистор соединен с размыкающим контактом второго квадрантного, переключателя и через четвертый масштабирующий резистор - с выходом, четвертого операционного усилителя первый регистр управления, первый и второй информационные входы которого соединены соответственно с прямым и инверсным соответствующими разрядными выходами регистра входного кода, а группа выходов первого, регистра управлений соединена с группой кодовых входов первого умножающего преобразователя код - ток, при этом выходы третьего и четвертого операционных усилителей являются выходами устройства, а между инвертирующими входами и выходами первого и ,второго операционных усилителей включены соответственно пятый и шестой

96324

масштабирующие резисторы, содержит второй регистр управления, третий и четвертый квадрантные переключатели, пятый операционный усилитель, 5 масштабирующие резисторы с седьмого по тринадцатый, при зтом выход источника опорного напряжения и выход перв.ого операционного усилителя соответственно через седьмой и восьмой

0 масштабирующие резисторы соединены с аналоговым входом второго умножающего преобразователя код - ток, второй выход которого соединен с инвертирующим входом пятого операцион5 ного усилителя, выход которого соединен с аналоговым входом первого умножающего преобразователя код - ток, с переключающим контактом третьего квадрантного переключателя и через

Q девятый масштабирующий резистор со своим инвертирующим входом, выход первого операционного усилителя соединен с переключающим контактом четвертого квадрантного переключателя, размыксцощий контакт которого соединен с замыкающим контактом второго квадрантного переключателя и через десятый масштабирующий резистор с неинвертирующим входом четвертого операционного усилителя, соединенным через одиннадцатый масштабирующий резистор с шиной нулевого потенциала, -размыкающий контакт третьего квадрантного переключателя соединен с замыкающим контактом первого квадрантного переключателя, замыкаютщий контакттретьего квадрантного переключателя через двенадцатый масштабирующий резистор соединен с неинвертирукнцим входом третьего операционного усилителя, соединенным через тринадцатый масштабирующий резистор с шиной нулевого потенциала, второй выход первого умножающего преобразова-теля код - ток соединен

с шиной нулевого потенциала, первый

и второй информационные входы второго регистра управления соединены соответственно с вторым и первым входами первого регистра управления, а

первый и второй входы управления перезаписью первого и BTopoio регистров управления соединены с прямым И инверсным выходами второго старшего разряда регистра входного кода,

группа выходов второго регистра управления соединена с группой кодовых входов второго умножающего преобразователя код - foK, управлякицие 51 нходы третьего и четвертого квадрант ных переключателей соединены соответственно с управляющими входами первого и второго квадрантных переключателей. Схема устройства представлена на чертеже. Устройство содержит источник 1 опорного напряжения, умножающие преобразователи 2 и 3 код - ток, операционные усилители 4-8, регистр 9 входного кода, регистр управления 10 и П квадрантные переключатели 12-15, масштабирующие резисторы 16-2 Умножающие преобразователи 2 и 3 содержат резисторы 29 и 30,- 30,, образующие матрицы R - 2R, и разрядные переключатели 31ц, 32, На резисторах R - 2R 29 в масЕ1табе, определяемом резисторами 16 и 17, напряжения источника- 1 и усилителя 6 суммируются. Выход преобразователя 2 по току, соответствую щий нулевому исходному состоянию разрядов, подключен к операционному усилителю 4 с масштабным резистором обратной :связи 19, равным , где К. 2,084762. Выход по току, соответствующий единичному состоянию разрядов, соединен с усилителем с резистором обратной связи 18, равш, м , гдеК4 2,084762. Выход преобразователя 3 по току, соот ветствующий единичному (исходному) значению разрядов управляющего кода подсоединен к входу усилителя 6 с резистором обратной связи 21, равны Kg.. К, гдеК 0,550178. Выход по току, соответствующий нулевому состоянию разрядов преобра зователя 3, подключен к шине нулево го потенциала. Регистр входного кода 9, построенный, например, на D-триггерах с прямыми и инверсными выходами, хранит входной двоичный код, в которомО , Э ,Ь , b прямые и инверсные значения двух старших разрядов, а 0 - код угла, изменяющийся от О до 1, что соответствует изменению в пределах квадфанта. Регистры управления 10 и И, вьтолненные, например, на микросхемах И-ИЛИ, имеют информационные вхо ды для двух кодов А и 6 и управляющие входы kg и Kt . При подаче единич ных сигналов управления на входы Kg или К на выходы регистров 10 и 11 26 передаются коды с входньсх цепей А или В для управления переключением разрядных переключателей 31 и 32, В устройстве одновременно формируются синусная и косинусная функции, вырабатываемые в соответствии с зависимостями п9(4) . IT 61П-9 (1-0) 1-тб(Ь0) 2 „ -Q ne(l-Q) 1-mS(1-e),9l1-Q)2 где п 0,550178; m 0,403341; О 9 1. Значение 0 пропорционально изменению аргумента функции в диапазоне О - 90 , Методическая погрешность воспроизведения синусно-косинусных функций составляет ±0,25%, а тангенсной функции - 0,1%. Устройство работает следующим образом. Напряжение U от источника 1 опорного напряжения, поступающее через масштабирующий резистор 16, и напряжение U, поступающее через масштабирующий резистор 17, суммируются на преобразователе 2. Так как резистор 16 равен K,R, где Kj 0,351652,, резистор 17 равен K.R, где К2 0,479671, а входное сопротивление делителя R - 2R равно R, то суммарное напряжение U равно: Ra .. 8,R 2 «,R+R2R RiR2 , U.°.4.2 K,t:,.K,K2 в зависимости от величины кода 9 значения входных токов усилителей 4 и 5 пропорционально изменяются от О до 9 и от .(l - 6) до О и их выходные напряжения имеют вид: U -UgkjU-Q),05 . На выходе усилителя 6 формируется напряжение - - UT MlvMTMl При подстановке Ug в выражения для и и и 5 получим после упрощений:fcjlC3(-e) °U,)-if,(«-e) (if,+V2tK,ki)-k,ic if5eu-9) Напряжения U. и Uy представл ют слагаемые зависимости Ю. Сумгшрование значений U и U и Uj- и Ug с учетом знаков осуществл ется на усилителях 7 и 8. Если в поступающем, коде значения двух ста ших разрядов 9, Ь равны нулю, то переключатели 12 и 13, управляемые разрядом а , а также )4и15, управляемые разрядом b , находятся в. положении, показанном на чертеже. На выходе усилителя 8 формируется сину ная функция в диапазоне угла О - 36 а на выходе усилителя 7 - косянусная функция. Управление остальньми разрядами кода 6 , Поступающего от регист328ра 9 к регистрам управления 10 и происходит следующим образом. На входы k и 0 регистров I и поступают соответственно прямые (|9 и инверсные в значения кода .без двух старших разрядов. При этом на входА регистра. 11 и вход В регистра 12 поступают прямые значения 6 кода, а на вход Ъ регистра 1-1 и вход А регистра 12 поступают инверсные значения в кода. На входы, управления К регистров И и 12 поступают инверсные Ь , а на входы управления Кс прямые Ъ значения разряда. Технико-зкономическпй эффект от использования изобретения определяется малыми annaparypiotми погрешностями при незначительных аппаратурных затратах и ошроких функциональных возможностях устройства.