Коррелятор Советский патент 1984 года по МПК G06F17/15 

преобразователя десятичного кода в двоичный, выход блока вычитания соединен с информационным входом регистратора, управляющий вход которого объединен с тактовым входом первого счетчика блока управления и управля-. ющим входом демультиплексора, первые входы элементов ИСКПЮЧАНЩЕЕ ИЛИ объединены и подключены к выходам мульти: вибратора и элемента И блока управления, вторые входы элементов ИСКЛЮЧАЮЩЕЕ РШИ подключены к выходам соот .

30874

ветствующих п регистров, управляющие входы которых объединены и подключены к выходу элемента ИЛИ блока управления, третий вход элемента И которого подключен к выходу регистра опорного сигнала, управляющий вход которого подключен к выходу элемента 2И-ИЛИ блока управления, установочные входы третьего счетчика которого подключены к выходу прямого кода преобразователя десятичного кода в двоичный.

КОРРЕЛЯТОР, содержащий мультиплексор, блок вычитания, регистратор, выход которого является выходом коррелятора, демультиплексор, информационный и управляющий входы которого являются соответственно первым информационным входом и входом синхронизации коррелятора, выходы демультиплексора соединены с информационными входами соответствующих Л регистров, регистр опорного сигнала, информационный вход которого является вторым информационным входом коррелятора, преобразователь десятичного кома в двоичный, .вход которого является входом задания кода длины опорного сигнала, блок управления, содержащий мультивибратор, элемент И, дешифратор, одновибратор, элемент ИЛИ, элемент 2И-ИЛИ, первый и второй триггеры, первый, второй и третий счетчики, разрядные выходы первого из которых соединены с соответствующими входами дешифратора, выход последнего разряда которого через одновибраторэ. соединен с тактовьм входом второго счетчика, единичным входом первого триггера и первым входом элемента ИЛИ, выход которого подключен к первому входу элемента 2И-1ШИ, вто- рой вход элемента ИЛИ объединен с вторым входом элемента 2И-1ШИ, тактовым входом третьего счетчика и подключен к выходу мультивибратора, управляющий вход которого объединен с первым входом элемента И и подключены к единичному выходу первого триггера, нулевой вход которого соединен с выходом третьего счетчика, второй вход элемента И объединен с (П третьим входом элемента 2И-ИЛИ и подключен к единичному выходу -второго триггера, нулевой выход которого подключен к четвертому входу элемента 2И-ИЛИ, единичный вход второго триггера соединен с выходом второго счетчика, установочные входы которо:о го объединены с установочными входами третьего счетчика, о.т л и ч а ю щ и и с я тем, что, с целью упроX) щения коррелятора, в него введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и п счетчи ков, входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы соединены с соответствующими информационными входами мультиплексора,управляющий вход которого соединен с выходами дешифратора и одновибратора блока управления, выход мультиплексора соединен с первым входом блока вычитания, второй вход которого подключен к выходу допол1штельного кода

Изобретение относится к устройствам обработки информации и может быть использовано, например, для получения импульсных сейсмограмм при проведении сейсморазведочных работ на нефть, газ и другие полезные ископаемые с применением вибрационных источников возбуждения упругих коле- баний,,

Известно устройство, преобразующее цифровую сейсмическую информацию путем вычисления корреляционных функций сейсмического сигнала, в котором операция згмножения заменена суммированием логарифмов сомножителей. Перед выполнением накопления операции napriHX произведений осуществляются операции потенционйрования и выравнивания порядков ij .

Недостатком этого устройства является большой объем оборудования, обусловленный наличием блоков лога- рифмирования и потенцирования, выполненных на постоянных запоминающих устройствах.

Наиболее близким к изобретению по технической сущности является сейсми:ческий порядковый коррелятор, содержащий блок управления, блок вьщеления порядков и знаков выборок, сумматор порядков, сумматор мантисс, блок нормализации, вычитатель, дешифратор, регистры, мультиплексоры, демультиплексоры, блоки накапливающей памяти, регистратор J2J .

Устройство сконструировано так, что в нем за один такт выполняется параллельное вычисление парных произ . . .2 ,

ведений для М отсчетов функции взаимокорреляции, а результаты N тактов работы (N - численно равно длине опорного сигнала) суммируются в вы-. ходной накапливающей памяти канала объемов в М слов о В связи с этим в данном корреляторе требуется накапливающая память большого объема. Входная информация в этом устройстве используется в формате с плавающей запятой, но для вычислений используется только порядок предварительно нормализованных значений двоично-кодированных отсчетов информации. В результате, для повышения точности обработки здесь возникает цеобходимость в предварительной регулировке амплитуды входных сигналов и преобразования стандартного формата входной информации в специальный порядковый формат, что приводит к усложнению устройства и дополнительному увеличению аппаратурных затрат. Таким образом, недостатками известного устройства являются значительный объем оборудования и, как следствие этого, большое потребление мощности.

Цель изобретения - упрощение коррелятора и уменьшение потребляемой им мощности. ,

Указанная цель достигается тем, что в коррелятор, содержащий мультиплексор, блок вычитания, регистратор вькод которого является выходом коррелятора, демультиплексор, информационный и управляющий входы которого являются соответственно первым информационным входом и входом синхронизации коррелятора, выходы демульти- плексора соединены с информационными входами соответствующих п регистров, регистр опорного сигнала, информационный вход которого является вторым информационным входом коррелятора, преобразователь десятичного кода в двоичньш, вход которого является входом задания кода длины опорного сигнала, блок управления, содержащий мультивибратор, элемент И, дешифратор, одновибратор элемент ИЛИ, .элемент 2И-ИЛИ, первый и второй триггеры, первый, второй и третий счетчики, разрядные выходы первого из которых соединены с соответствуюпщми входами дешифратора, выход последнего разряда которого через одновиб.ратор соединен с тактовым входом второго счетчика, единичным входом пе;рвого триггера и первым входом элемента ИЛИ, выход которого подключен к первому входу элемента 2И-Ш1И, второй вход элемента ИЛИ объединен с вторым входом элемента 2И-ИПИ, тактовым входбм третьего счетчика и подключен к выходу мультивибратора, управляющий вход которого объединен с первым входом элемента И и подключен к единичному выходу первого триггера нулевой вход которого соединен с выходом третьего счетчика, второй вход элемента И объединен с третьим входом элемента 2И-ИЛИ и подключен к единичному выходу второго .триггера, нулево выход которого подключен к четвертому входу элемента 2И-ИПИ, единичный вход второго триггера соединен с выходом второго счетчика, установочные входы которого объединены с устано- вочными входами третьего счетчика, .введены ц элементов ИСКЛЮЧАЩЕЕ ИЛИ и П счетчиков, входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы соединены с соответствующими информаци онными входами мультиплексора, управ ляющий вход которого соединен с выхо дами дешифратора и одновибратора бло ка управления, выход мультиплексора соединен с первым входом блока вычитания, второй вход которого подключе к выходу дополнительного кода преобразователя десятичного кода в двоичный, .выход блока вычитания соединен с информационным входом регистратора управляющий вход которого объединен с тактовым входом первого счетчика

блока управления и управляющим входом демультиплексора, первые входы элементов ИСКгаОЧАЩЕЕ ИЛИ объединены и подключены к выходам мультивибратора и элемента И блока управления, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ШШ подключены к выходам соответствующих п регистров, управляющие входы которых объединены и подключены к выходу элемента ИЛИ блока управления, третий вход элемента И которого подключен к выходу регистра опорного сигнала,управляющий вход которого подключен к выходу элемента 2И-ИЛИ блока управления, установочные входы третьего счетчика которого подключены к выходу прямого кода преобразователя десятичного кода в двоичный.

На фиг.1 приведена блок-схема устройства; на фиг.2 - блок-схема блока управления; на фиг.3 - временные диаграммы работы устройства.

Устройство (фиг.1) содержит демультиплексор 1, ц регистров 2, блок 3 управления, rj элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, п счетчиков 5, преобразователь 6 десятичного кода в двоичный, мультиплексор 7, блок 8 вычитания, регистратор 9 и регистр 10 опорного сигнала.

Блок 3 управления (фиг.2) содержит мультивибратор 11, элемент ГШИ 12, элемент И 13, первый счетчик 14, дешифратор 15, первый триггер 16, одновибратор 17, элемент 2И-ИЛИ 18, второй триггер 19, второй и третий счетчики 20. Коррелятор построен на использовании алгоритма определения вероятности совпадения знаков сигналов, участвунщих в корреляции (3), взаимокорреляцйонная функция Р (t) определяетсяR(t)2P(t)-1,(1) где P(t) - вероятность совпадения знаков коррелируемых функций на интервале корреляции в момент времени t для дискретного представления сигналов выражение (1) имеет вид: выражение -1, Rh где Rh - число совпадения знаков выборок коррелируемых функций на интервале корреляции N - интервал корреляции, равный количеству выборок опорного сигнала J К.Т С точностью до постоянного множителя 2/N оценку значений функции вза имной корреляции по (2) можно производить, пользуясь вьфажением г i Выражение (3) является математич еским описанием алгоритма: работы коррелятора. В соответствии с ним для определения значения Rk необходи МО вычислить число совпадений знаков выборок сигналов на интервале корреляции и из него вычесть половину числа выборок опорного сигнала. Каждбе последующее значение Rk+1, Rk+2 вычисляется аналогичным образом, после выполнения сдвига коррелируемых сигналов в соответствии с известным обобщением алгоритмом вычисления при дискретном представлении сигналов. Устройство работает следующим образом. При этом в работе коррелятора можно вьщелить три операции: демуль-г типлексация, вычисление (в соответствии с выражением (3) , мультиплексация. Для достижений заданного быст родействия в предлагаемом корреляторе, как и и известном, использован принцип консервации, т.е. совмещения всех.трех операций во времени, в течение одного такта работы корреля тора. Управление работой коррелятора происходит под действием управляющих сигналов с выходов блока 3 управления. Началом такта работы является первый синхронный импульс (СИ) с вхо да синхронизации коррелятора очередного (k-ro) кадра входной информации т.е. совокупность оче1)едных k-x выбо рок всех н каналов, передаваемых последовательно в общем мультиплексном канале. Для организации конвейерной обработки демультиплексрр 1 и мульти плексор 7 выполнены с использойанием буферной памяти. В демультиплексоре буферная память , выполненная на регистре сдвига как преобразователь последовательного п -разрядного (по величине кадра) входа в параллельный, необходима для того, чтобы результат демультиплекса ции хранить до тех пор, пока не закончится операция вычисления преды-дущего кода входной информации. К приходу первого СИ с входа синхрониз ации очередного кадра информации содержимое демультиплексора 1 должно быть переписано в г) регистров 2, В буферную памят ь мультиплексора 7 переписывается содержимое счетчиков 5 после окончания операции вычисления, но не ранее чем закончится операция мультиплексацни результатов вычисления предьщудего такта работы коррелятора и не позднее начала очередного такта работы. Другими словами, результат вычислений переписывается из счетчиков 5 в мультиплексор 7 в промежуток времени между кадрами входной информации. Из счетчиков 5 одновременно по импульсу записи (из) ид блока 3 управления .содержимое переписывается в мультиплексор 7под действием управляющих сигналов ВК1-ВК (фиг.2,3) с выхода дешифратора 15 блока 3 управления. Из мультиплексора результат вычисления поступает в блок 8 вычитания, выполненный на сумматоре, на вторые входы которого с преобразователя 6 десятичного кода в двоичный поступает двоичный дополнительный код числа - -. Преобразователь 6 десятичного кода в двоичный по заданному оператором значению N в десятичном .коде формирует двоичный код числа N в блок 3 управления и двоичный дополнительный N код отрицательного числа Х в блок 8вычитания. Выполнение операции вычитания по выражению (3) после мультиплексации выборок исключает необходимость установки п блоков -вьиитания, т.е. после калздого счетчика 5, и позволяет обойтись лишь одцим бло ком вычитания, что позволяет умень- : шить аппаратурные затраты на реализацию коррелятора. С выхода вычитателя информация поступает в регистратор 9, служащий дЛя представления цифррвой информации 6 графической форме. В выполнении третьей операции, операдаи вычисления, участвуют регистры 2, регистр 10 опорного сигнала, элементы ИСКПЮЧАКМЦЕЕ ИЛИ 4, счетчики 5. Вычисление функции взаймокорреляции начинается.с момента, когда в регистр 10 опорного сигнала записан опорный сигнал, в регистрах 2 хранится N первых кадров входной информации. Работа коррелятора до момента tg, не отличается от работы коррелятора после t(j за исключением того. что из блока 3 управления в мультиплексор 7 подается сигнал, запрещаюпщй выдачу информации в регистратор 9. При этом регистр 10 опорного сигнала управляется теми же сигналами, что и .регистры 2. После прихода п -го синхроимпульса Ц -го кадра входной информации, т.е. после окончания операции демуль типлексации, элемент ИЛИ 12, блока 3 управления вырабатывает ИЗ (фиг.З) По этому импульсу содержимое счетчиков 2 переписывается в мультиплексор 7, содержимое регистров 2 сдвигается на один такт, а в освободившиеся ячейки записывается содержимое демультиплексора. По завершении этих процедур в регистрах 2 хранятся знаки выборок N-1 предыдущих кадров и знаки выборок k-ro кадра. Коррелятор готов к выполнению очередного такта работы. Блок 3 управления в соответствии с кодом, поступившим из- преобразователя 6 десятичного кода в двоичный .вырабатывает N тактирующих импульсов (фиг.З), по которым выполняется опрос регистров 2 и регистра 10 опорного сигнала без стирания находящейся там информации. Считываемые

Фиг. 1 из регистров 2 знаки выборок поступают на элементы ИСКЛЮЧАКЩЕЕ ИЛИ 4, где сравниваются со знаком выборки опорного сигнала. В случае совпадения знаков вырабатывается импульс, подсчитываемый соответствующим счетчиком 5. По окончании такта работы в счетчиках 5 будет хранится результат об- работки k-ro кадра, в демультиплексоре 1 - распределенный по каналам k+1 кадр, а из мультиплексора 7 будет выведен на р)егистр результат обработки k-1 кадра. Поп-МУ СИ формируется ИЗ и очередной такт работы коррелятора начинается. В предлагаемом корреляторе благодаря использованию знаковых данных для обработки сигналов вместо таких арифметических узлов, как сумматор порядков, сумматор мантис, накапливающая память, применены элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и счетчики, обеспечивающие упрощение коррелятора и снижение потребляемой мощности без снижения точности обработки в рамках разрешающей способности, динамического диапазона применяемь1х в сейсмЬразведке регистраторов. .

«N

, § « I If I I i ... II ... I M J I.... . - « . . -П : ....П

г- J . из M I тц п 1 I . . ./f/ CL...., «j , I- . Вн2 . Вкп