Дифференциальный усилитель Советский патент 1985 года по МПК H03F3/45 

СО

ел

05, ел

Изобретение относится к автоматике и вычислительной технике и может использоваться в решающих усилителях и аналого-цифровых преобразователях.

Издестен дифференциальный усилитель, содержащий первый и второй транзисторы, коллекторы которых соединены с соответствующими входами блока вьщеления наименьшего из двух токов, выход которого подкл}очен к входу управляемого стабилизатора тока, выполненного с ограничением снизу, йыход которого соединен через соответственно первый и второй резисторы с эмиттерами соответственно первого и второго транзисторов, а таюке стабильный источник тока lj .

Однако известный дифференциальный усилитель в режиме микротоков имеет нелинейность характеристики коэффициента передачи.

Наиболее близким по технической сущности к изобретению является дифференциальный усилитель, содержащий первый и второй транзисторы, коллек-роры которых соединены с.соответствующими входами блока выделения наименьшего из двух токов, выход которого подключен к входу управляемого стабилизатора тока,выполненного с ограничением снизу, выход которого соединен через соответственно первый и второй двухполюсники с эмиттерами соответственно первого и второго транзисторов, а также стабильный источник тока {2j .

Однако в данном дифференциальном усилителе сравнительно низкая cTaTHческая точность, что обусловлено наличием дрейфа нуля.

Цель изобретения - повьЩ1ение статической точности за счет уменьшения дрейфа нуля.

Для этого в дифференциальный усилитель, содержащий первый и второй транзисторы, коллекторы которых соединены с соответствующими входами блока выделения наименьшего из двух токов, выход которого подключенк входу управляемого стабилизатора. тока, выполненного с ограничением снизу, выход которого соединен через соответственно первый и второй двухполюсники с эмиттерами соответственно первого и второго транзисторов, 0 также стабильный источник тока, введены первый и второй дополнительные транзисторы, база-коллектор которых

включены параллельно база-коллектору соответственно первого и второго транзисторов, а эмиттеры объединены и подключены к выходу стабильного источника тока.

На фиг. 1 представлена электрическая схема предлагаемого дифференциального усилителя; на фиг. 2 - конкретный пример его принципиальной электрической схемы.

Дифференциальный усилитель содержит (фиг. 1) первый и второй транзисторы 1 и 2, блок 3 вьщеления наименьшего из двух токов, управляемый стабилизатор 4 тока, первый и второй двухполюсники 5 и 6, стабильный источник 7 тока, первый и второй дополнительные транзисторы 8 и 9, а также отражатель 10 тока. Согласно фиг. 2 в дифференциальном усилителе- блок 3 .вьщеления наименьшего из двух токов содержит транзисторы 11-14, диоды 15 и 16, резисторы 17 и 18, управляемый стабилизатор 4 тока содержит транзисторы 19 и 20.

Дифференциальный усилитель работает следзпощим образом.

Благод&ря транзисторам 11-14 (фиг. 2), являющимся датчиками тока I,, Гр в цепях коллекторов соответст венно первого и второго дополнительных транзисторов 8 и 9. и диодам 15 и 16, резисторам 17 и 18 вырабатьшается приращение тока, которое пропор ционально приращению наименьшего тока 1, или Ij .

Управляемый стабилизатор 4 тока имеет зону нечувствительности 1 , т.е. до тех пор, пока входной ток JP не превысит заданный уровень 1„ , с высокой точностью выполняется равенство IQ 0, где I,., - ток управляемого стабилизатора 4 тока. Этим исключается влияние блока 3 и управляемого стабилизатора 4 тока на статические параметры дифференциального усилителя (ДУ).

В статическом режиме (U gj 0) ток стабильного источника 7 i распределяется между эмиттерами первого и второго дополнительных транзисторов 8 и 9,

17

(1)

Выходной ток управляемого стабилизатора 4 тока IQ равен иу.по, что обеспечивается блоком iips , В этих условиях первый и niopoii трап3зисторы 1 и 2 не влияют на работу схемы ДУ, Под действием входного сигнала Ugj( 50 - 100 мВ коллекторный ток первого дополнительного транзистора 8 увеличивается, а второго дополнительного транзистора 9 уменьшается на величину , . UBX ... ) Ч8 |сд h,. + Ь, Н.,9 - входное сопротивление первого (второго) допол нительного транзистора 8(9) в схеме с общей базой. Приращения ig и «о через отражатель 10 тока передаются на выход ДУ и заряжают конденсатор 21 (фиг. 2) Мгновенное значение тока 1 можно найти из формулы liex г b,,e4h,,,, D , По мере-увеличения Ug ток1 уменьшается до заданного уровня. Напряжение О бх rp при котором выполняется равенство Ц р находится из формулы (4) IT V,p - чТь;;:;-Параметры элементов схемы могут быть выбраны таким образом, чтобы Vfp 50-100 мВ. Как только входное напряжение Ug,) превысит Vfp, дальнейшее уменьшение ,Ц прекращается. За счет включения нелинейной петли отрицательной обратной связи выход управляемого стабилизатора 4 тока превращается в выход высококачественного стабили 65 затора напряжения с малым внутренним сопротивлением. Это приводит к дальнейшему увеличен-ию тока Ig за счет увеличения тока IQ и тока первого двухполюсника 5 ), , (б) где Rj - динамическое сопротивление первого двухполюсника 5. Таким образом, в области больших входных сигналов ток с я ограничивается и продолжает возрастать пропорционально U g за &чет увеличения тока первого .транзистора 1, Для исключения на характеристике Jg I (ei) излома ..необходимо, чтобы углы наклона характеристики передачи в двух ре-. жимах о(, 6/2, т.е. Nl,8 м.д Последнее условие обеспечивается соответствующим выбором R 5 7 Напряжение , при котором на ступает ограничение тока перезаряда конденсатора 21, зависит от усиления по току блока 3 и управляемого стабилизатора 4 тока. На практике легко получить Vj.p2 5-10 В. Учитьгоая, что максимальная скорость нарастания выходного напряжения прямо пропорциональна Vpp, можно сделать вывод о том, что ДУ характеризуется более высоким быстродействием. Таким образом, введение в конструкцию устройства первого и второго дополнительных транзисторов в режиме большого входного сигнала создается дополнительный паралельный канал усиления. Это обстоятельство позволяет транзисторам ДУ работать в TS ких режимах, при которых дрейф нуля ДУ минимален при сбхранении всех преимзпцеств, полу«1аемых в устройстве-прототипе.

fr

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий первый и второй транзис- торы, коллекторы которых соединены с соответствующими входами блока выделения наименьшего из двух -токов, выход которого подключен к входу управляемого стабилизатора тока, выполненного с ограничением снизу, выход которого соединен через первый и второй двухполюсники с эмиттерами соответственно первого.и второго транзисторов, а также стабильный источник тока, отличающийс я тем, что, с целью повьпвения статической точности за счет уменьшения дрейфа нуля, введены первый и второй дополнительные транзисторы, базаколлектор которых включ ены параллельно база-коллектору соответственно первого и второго транзисторов, а эмиттеры объединены и подключены к выходу стабильного источника тока.

lo

I,

2

IP

Фае. 1

Рё

14