Параллельный пирамидальный счетчик-дешифратор количества единиц в @ -разрядном двоичном коде Советский патент 1985 года по МПК H03M7/00 

Изобретение относится к импульсной технике и предназначено для параллельного подсчета - дешифрации количества единиц в двоичном коде, число разрядов которого равно п.

По основному авт.св. № 892715 известен параллельный пирамидальный , счетчик-дешифратор.количества единиц в п-разрядном двоичном коде, содержащий в первом, втором, третьем,.,., ti-M ярусах соответственно 0,4,6,..., 2п двухвходовых элементов И, причем в каждом k-M ярусе первые входы нечетных и вторые входы четных элементов И подключены соответственно к нулевому и единичному входам этого яруса, второй и первый входы соответственно нечетного и следующего за ним четного элементов И объединены и подключены к соответствующим выходам (K-l)-ro яруса,выходы первого и К-го элементов И К-го яруса соединены соответственно с его первым и k-м выходами, а выходы четного и следующего за ним нечетного элементов И подключены к входам соответствующего элемента ИЛИ, выход которого соединен с соответствующим выходом этого яруса, при этом все выходы каждого яруса соединены с выходной шиной lj Недостатками известного устройства являются его неприспособленность для подсчета - дешифрации количества единиц в отдельных группах разрядов одного двоичного кода или в нескольких п.-разрядных двоичных кодах а также невозможность непосредственной выдачи выходного сигнала в форме удобной для обработки в ЭВМ, что обусловливает недостаточные функциональные возможности этого устройства Цель изобретения - расширение функциональных возможностей. Цель достигается тем, что в параллельный пирамидальный счетчик дешифратор количества единиц в п-разрядном двоичном коде в первом ярусе введены два элемента И, первые входы которых подключены соответственно к нулевому и единичному входам первого яруса, вторые входы - к первой управЛяклцей шине, а выходы соединены с выходами первого яруса, в каждый К-и ярус дополнительно введены элемент ИЛИ и k элементов И, первые входы которьЬс подключены к второй управляющей шине, а вторые входы - к соот. ветствугащ-м выходам (К-1)-го яруса,

при этом выход первого из к элементов И соединен с входом соответствующего дополнительного элемента ИЛИ, другой вход которого соединен с третьей управляющей шиной, а выходы дополнительного элемента ИЛИ и остальных из К элементов И подключены соответственно к объединенным второму и первому входам соответствующих нечетного и четного элементов И k-го яруса, кроме того, в каждый ярус введен шифратор, вход которого подключен к выходам этого яруса, а выходы всех шифраторов подключены к дополнительной. выходной шине.

На чертеже приведена схема параллельного пирамидального счетчикадешифратора количества единиц в п-разрядном двоичном коде для случая v 5. Счетчик-дешифратор состоит из ярусов 1-5, которые содержат соответственно 0,2-2, 2-3, 2-4, 2-5 двухвходовыхэлементов И 6 и двухвходовых элементов ШШ 7 ( количество элементов в каждом ярусе, начиная со .второго, вдвое больше порядкового номера яруса ), причем первый и второй входы, соответственно нечетного и следующего за ним четного элементов И 6 какого-либо яруса 2-5, кроме первого, подключены соответственно к единичному В и нулевому 9 входам этого яруса, выходь: первого и последнего элементов И 6 в какомлибо ярусе 2-5 соединены с соответственно первым и последним выходами этого яруса, а выходы четного и следующего за ним нечетного элементов и 6 подключены к входам соответствукщего элемента ИЛИ 7, выходкоторого соединен с соответствующим выходом этого яруса. Все выходы каждого яруса 1-5 подключены к выходной шине 10. Кроме того, первый ярус 1 содержит два дополнительных элемента И 11, а каждай k-и ярус содержит дополнитель «о К элементов И 11 и элемент ИЛИ 12. Первые входы элементов И 11 первого яруса 1 подключены соответственно к нулевому и единичному входам 9 и 8 первого яруса 1, вторые входы элементов И 11 соединены с первой управляющей шиной 13, а выходы - с выходами первого яруса 1. В каждом из остальных ярусов, 2-5 первые входы дополнительных элементов И 11 подключены к 31 второй управляющей шине 1А, а вторые их входы - к соответствующим выходам предыдущего яруса. Один вход дополни тельного элемента ИЛИ 12 подключен к третьей управляющей шине 15, другой вход - к выходу первого и дополнительных элементов И 11 этого яруса, а выходы элемента ИЛИ 12 и остальных дополнительных элементов И 11 соединены с объединенными входами соответствующих нечетного и следующего за ним четного элементов И 6 этого же яруса. Кроме того, каждый ярус 1-5 содержит шифратор 16, подключенный своими входами к выходам этого яруса; выходы всех шифраторов соединены с дополнительной выходной шиной 17. Входы 8 и 9, выходнь1е шины 10 и 17, вторая и третья управляющие шины 14 и 15 содержат каждая по h про водов, каждый из которых подведен к одному из ярусов. Шифратор 16 слу- жит для преобразования сигналов с вы ходов ярусов в удобную для ЭВМ форму Устройство работает следующим образом. Управляющий сигнал с шины 13 поступает на элементы И 11 первого яру са 1. С входов 8 и 9 коды поступают на элементы И 11 первого яруса и эле менты И 6 остальных ярусов 2-5.При наличии разрешающего сигнала на шине 14 и запрещающего сигнала на шине 15 всех ярусов результаты подсчета с 354 предыдущего яруса поступают в последующий и на шину 10 непосредственно и через шифратор 16 - на дополнительную шину 17. На выходах каждого k-го яруса будут результаты подсчетов предьщущих k разрядов. При наличии запрещающего сигнала с шины 14 на элементах И 11 К-го яруса и разрешающего сигнала с шины 15 на элементах ИЛИ 12 k -го яруса,- а в других ярусах на элементах И I1 - разрешающего и на элементах ИЛИ 12 - запрещающего, подсчет в (Ц-И ярусах осуществляется как описано выше, с К-го яруса подсчет начинается заново и К-и ярус будет работать как первый, (К-И)-й - как второй и т.д. Так, меняя управление на шинах 14 и 15,можно подключить по входам 8 и 9 входную информацию от разных источников. Использование дополнительных элементов И, ШШ и шифраторов позволяет применять параллельный пирамидальный счетчик-дешифратор количества единиц в п-разрядном коде для подсчета единиц в нескольких кодовых комбинациях, содержа1цих меньшее чем п число разрядов и получать выходной сигнал в форме, удобной для обработки в ЭВМ. Преимущества предлагаемого устройства позволяют использовать его в качестве вероятностного коммутатора ри решении широкого класса задач обработки информации.

ПАРАЛЛЕЛЬНЫЙ ПИРАМИДАЛЬНЫЙ СЧЕТВДК-ДЕШИФРАТОР КОЛИЧЕСТВА ЕДИНВД Б п-РАЗРЯДНОМ ДВОИЧНОМ КОДЕ по авт. св. № 892715, отличающийся тем, что, с целью расширения функциональных возможностей, в нето в первом ярусе введены два элемента И, первые входы которых подключены соответственно к нулевому и единичному входам первого яруса, вторые входы - к первой управляющей шине, а выходы соединены с выходами первого яруса, в каждый К-и ярус дополнительно введены элемент:; lUlIi и К элементов И, первые входы которых подключены к второй управляющей шине, а вторые входы - к соответствующим выходам (к -1)-го яруса,при этом выход первого из К г лементов И соединен с входом соответствующего дополнительного элемента ИЛИ, другой вход которого соединен с третьей управляющей щиной, а выход дополнительного элемента ШШ и остальных из К элементов И подключены соответственно к объединенным второму и первому i входам соответствующих нечетного и -четного элементов И К -го яруса, кроСЛ ме того, в каждый ярус введен шифратор, вход которого подключен к выходам этого яруса, а выходы всех шифраторов подключены к дополнительной выходной шине.