Устройство контроля дискретных каналов Советский патент 1985 года по МПК H04B3/46 

Изобретение относится к технике связи и может быть использовано в аппаратуре контроля состояния дискретных каналов. ; Известно устройство контроля дис ретных каналов, содержащее последовательно соединенные анализатор при нимаемых сигналов, счетчик опшбок, формирователь сигналов Авария-норма, дешифратор циклов измерения и блок сигнализации, а также счетчик тактовых импульсов, управляемьй генератором и подключенный к дешифратору циклов измеренияС11. Одтшко 33 данном устройстве время анализа состояния канала связи постоянно и не зависит от его качеств в результате чего снижается достоверность контроля, Наиболее близким к предлагаемому по технической сущности и достигае мому результату является устройство контроля дискретных каналов,, содержащее последовательно соединенные анализатор принимаемых сигналов и счетчик ошибок, а также дешифратор циклов измерения и элемент ИЛИ, при этом выходы дешифратора циклов измерения подключены к соответствующим входам элемента ИЛИ, выход которого подключен к установочному входу счет чика ошибок 2. Недостатком известного устройства является невысокая достоверность контроля качества и небольшие функциональные возможности - выдача толь к.о двух сигналов Авария и Норма Цель изобретения - повышение достоверности контроля. Поставленная цель достигается тем что в устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов и счетчик ошибок, а также дешифратор циклов измерения и элемент ИЛИ, при этом выходы дешиф paTopia циклов измерения подключены к соответствующим входам элемента ИЛИ, выход которого подключен к установочному входу счетчика ошибок введены блок сравнения, реверсивный счетчик, дешифратор номеров состояния, блок импульсных линий задержки и блок регистров задания чисел, при этом первый выход дешифратора циклов измерения подключен к входу вычитания реверсивного счетчика, вто рой выход дешифратора циклов измерения подключен к установочному входу реверсивного счетчика, а третий выход дешифратора циклов измерения подключен к входу суммирования реверсивного счетчика, выход которого подключен к входу дешифратора номеров состояния, выходы которого подключены соответственно к входам блока импульсных линий задержки и блока регистра задания чисел, выходы которого подключены соответственно к одним входам блока сравнения, установочный вход которого соединен с выходом элемента ИЛИ, кроме того,выход счетчика ошибок подключен к информационному входу блока сравнения, выходы которого подключены соответственно к первому и второму входам дешифратора циклов измерения, третий вход которого соединен с выходом блока импульсных линий задержки. На чертеже приведена структурная электрическая схема устройства контроля дискретных каналов. Устройство контроля дискретных каналов содержит анализатор 1 принимаемых сигналов, счетчик 2 ошибок, блок 3 сравнения, дешифратор 4 циклов измерения, реверсивньй счетчик 5, дешифратор 6 номеров состояния, блок 7 импульсных линий задержки, блок 8 регистров задания чисел и элеме нт ИЛИ 9. Устройство работает следующим образом. Выбрано п стационарных состояний, в течение которых статистические свойства канала связи считаются неизменными i-му состоянию канала связи соответствует определенное значение длительности времени контроля , задаваемое одной из п импульсных линий задержки блока 7, а также нижний М и верхний N. пределы числа ошибок, записаные-в одном из регистров задания чисел блока 8. . Оишбочно принятые сигналы с выхода анализатора 1 поступают на вход счетчика 2 ошибок и подсчитываются последним в течение времени Т.. Измеренное число ошибок N за время Т, сравнивается в блокеЗ сравнения со значениями N . „,-ill с приходом импульса с выхода блока 7 импульсных линий задержки, соответствующего окончанию Т. , на один из входов дешифратора 4 циклов измерения в зависимости от соотно3шения Н; , , N возможны три случая-. N, , М М. N6 N. 7, N. Если Nj N , то на выходе дешифратора 4 циклов измерения появится импульс, которьш поступает на вхо суммирования реверсивного счетчика 5 и через элемент ИЛИ 9 - на установоч ные входы счетчика.2 ошибок и блока 3 сравнения, в результате чего счетчик 2 ошибок и блок 3 сравнения обнуляются, а реверсивньй счетчик 5 переходит в ( i +1)-е состояние. Сигнал с реверсивного счетчика 5, соответствующий ( i +1)-му состоянию канала, поступает на выход устройства (например, в аппаратуру передачи дайных для ее перенастройки на (1 )-н режим работы, на чертеж не показано)И на вход дешифратора 6. номеров состояния, сигналс ( i +1)выхода которого поступает на ( i +1) входы блока 8 регистров задания чисел и блока 7 импульсных линий задержки. С ( i +1)-го регистра блока регистров задания чисел в блок 3 сравнения записываются значения N; иМ , а через ( i +1)-ю импульсную линию задержки блока 7 по истечению времени Т, поступает импульс на один из входов дешифратора 4 цик лов измерения. Таким образом, при улучшении состояния канала контроль его будет проводиться за время т. 7 Т1 + 1 1 и 6 Если М ; i М- i (J . , то на выходе д шифратора 4 циклов измерения появит ся импульс, который поступает на ус тановочньй вход реверсивного счетчика 5 и через элемент ИЛИ 9 на вхо ды установочные счетчика 2 ошибок и блока 3 сравнения, в результате чего счетчик 2 ошибок и блок 3 срав нения обнуляются, а реверсивный сче чик 5 остается в д-м состоянии. Си нал с реверсивного счетчика 5, соот ветствующий i-му состоянию канала поступает на выход устройства (в эт случае аппаратура передачи данных остается в прежнем режиме работы) и вход дешифратора 6 номеров состояния , сигнал с i-го выхода которого поступает на i-e входы блока 8 регистров задания чисел и блока 7 импульсных линий задержки. С л-го регистра блока 8 регистров 94 . 4 задания чисел в блок 3 сравнения записываются прежние значения f и N а через i-ю импульсную линию задержки блока 7 по истечении времени Т. поступает импульс на один из входов дешифратора 4 циклов измерения. Таким образом, при неизменившемся состоянии канала контроль его будет проводиться за прежнее время ТЕсли N j 7 N , то появившийся на выходе дешифратора 4 циклов измерения импульс поступает на вход въ читания реверсивного счетчика 5 и через элемент ИЛИ 9 на установочные входы счетчика 2 ошибок и блока 3 сравнения, в результате чего счетчик 2 ошибок и блок 3 сравнения обнуляются, а реверсивньй счетчик 5 переводится в (i -1)-е состояние. Сигнал с реверсивного счетчика 5, соответствующий (i -1)-му состоянию канала, поступает на выход устройства (для перенастройки аппаратуры передачи данных на (i -1)-й режим работы) и на вход дешифратора 6 номеров состояния, сигнал с (i -1)-го выхода которого поступает на (i -1)-е входы блока 8 регистров задания чисел и блока 7 импульсных линий задержки. С (i-1)-ro регистра блока 8 регистров задания чисел в блок 3 сравнения записываются значения Nj. и N. , а через ( -1)-ю импульсную линию з.адержки блока 7 по истечении времени поступает импульс на один из входов дешифратора 4 циклов измерения. Таким образом, при ухудшении состояния канала контроль его будет проводиться за время i Т,- . Технико-экономический эффект от использования устройства контроля дискретных каналов заключается в повьш1ении достоверности контроля за счет- изменения времени и критерия контроля в зависимости от состояния канала связи, и как следствие, в возможности более оперативного управления режимами работы аппаратуры передачи данных, например, перенастройкой кодирующего и декодирующего устройств. Э-то, в свою очередь, повьш1ает качество передачи данных.

УСТРОЙСТВО КОНТРОЛЯ ДИСКРЕТ НЫХ КАНАЛОВ, содержащее последовательнЬ соединенные анализатор принимаемых сигналов и счетчик ошибок, а также дешифратор циклов измерения и элемент ИЛИ, при этом выходы дешифратора циклов измерения подключены к соответствующим входам элемента ИЛИ, выход которого подключен к установочному входу счетчика ошибок, отличающееся тем, что, с целью повышения достоверности контроля, в него введены блок сравнения, реверсивный счетчик, дешифратор номеров состояния, блок импульсных линий задержки и блок регистров задания чисел, при этом первый выход дешифратора циклов измерения подключен к входу вычитания реверсивного счетчика, второй выход дешифратора циклов измерения подключен к установочному входу реверсивного счетчика, а третий выход дешифратора циклов измерения подключен к входу суммирования реверсивного счетчика, выход которого подключен к входу дешифратора номеров состояния, выходы которого подключены соответственно к входам блока импульсных линий задержки и блока регистра .задания чисел, выходы которого подS ключены соответственно к одним входам блока сравнения, установочньй (Л вход которого соединен с выходом элемента ИЛИ, кроме того, выход счетчика ошибок подключен к информационному входу блока сравнения, выходы которого подключены соответ-, ственно к первому и второму входам дешифратора циклов измерения, треi ii тий рход которого соединен с выхоЮ дом блока импульсных, линий задержки. 00