Частотный модулятор Советский патент 1985 года по МПК H03K7/00 

Изобретение относится к.импульсной технике п может быть использова но нри конструировании генераторов с управляемой частотой. Известны устройства ля формирования модулированной последовательности импульсов,, содержащие соедине ные последовательно суммирующий бло и делитель частоты для получения вы ходной частоты равной сумме модулируемой и модулирующей частот или соединенные последовательно элемент запрета и делитель частоты для полу чения выходной частоты равной разности модулируемой и модулирующей частот 10 „ Недостатками данного устройства являются узкий рабочий диапазон выходной частоты, связанньй с тем., что импульс модулирующей частоты дол |Жен располагаться между импульсами модулируемой- частоты, а также сложность конструкции и синхронизации обоих частот при работе устройства в режиме суммирования и вычитания частот. Наиболее близок к предлагаемому по технической сущности является частотный МОДУЛЯТОР; содержащий шины модулируемой и модулирующей частот, делитель модулируемой частоты на триггерах, делитель модулирующей частоты; формирователи импульсов и элемент запрета, причем выходы триггеров модулирующей частоты через фор мирователи импульсов подключены к установочньи входам .триггеров делите ля модулируемой частоты, вход которо го соединен с выходом элемента запре та, вход которого соединен с шиной модулируемой частотыд а управляющий вход и вход .делителя модулирующей частоты соединены с щиной модулирующей частоты. Делитель модулируемой частоты делит модулируемую частоту, а при приходе импульса модулирующей частоты, срабатывает делитель модулирующей частоты, вызывая через формирователи установку в соответствую- ще.е положение триггеров делителя модулируемой частоты, при этом этот импульс блокирует прохождение через элемент запрета импульса модулируемой частоты 2, Недостатками известного устройства являются узкий рабочцй диапазон частоты, вызванный последовательным срабатьпзанием триггеров обоих делите леи, что вызывает снижение максимальной модулируемой частоты по сравнению с предельной частотой срабатывания триггеров, а также регулирование частоты только в области суммы обоих частот. Цель изобретения расширение рабочего диапазона частот, путем исключения последовательного срабатывания делителей и обеспечения суммь и разности модулируемой и модулирующей частот. Поставленная цель достигается тем, что в частотньй модулятор, содержащий шины модулируемой и модулирующей частот, делитель.модулирующей частоты и делитель модулируемой частоты на триггерах, дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в виде реверсивного счетчика, делитель модулируемой частоты выполнен как сдвиговьш регистр с перекрестными связями между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делителя модулируемой частоты, выходы которбго подключены к информационным входам коммутатора,управляющие входы которого соединены с выходами делителя модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом триггера, информационный вход . которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирующей частоты, управляющий вход которого соединен с шиной Направление счета На фиг„1 представлена структурная схема частотного модулятора; на фиг,2 - временные диаграммы его работы; на фигоЗ - пример реализации частотного модулятора на микросхемах серии 155 для п 2, Частотньй модулятор содержит делитель 1 модулируемой частоты, коммутатор 2, делитель 3 модулирующей частоты и триггер 4, причем синхронизирующий вход делителя 1 модулируемой частоты соединен с шиной модулируемой частоты, а его выходы - с информационными входами коммутатора 2, управляющие входы которого соединены с выходами делителя 3 модулирующей частоты, а выход - с синхронизирующим входом триггера 4, информационньй вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирующей частоты, управляющий вход которого соединен с шиной Направление счета На фиг.-2 приведены импульсы 5 модулируемой частоты, импульсы 6 и 7 на прямом и инверсном выходах триггера делителя 1 модулируемой частоты, импульсы 8 и 9 на прямом и инверсном выходах второго триггера делителя 1 модулируемой частоты, импульсы 10 модулирующей частоты, импульсы 11 и 12 на выходах первого и второго триггеров делителя 3 модулирующей частоты в режиме вычитания частот, вькодные импульсы 13 частотного модулятора в режиме вычитания частот, импульсы 14 и 15 на выходах первого и второго tpиггepoв делителя 3 модулирующей частоты в режиме сложения частот и выхо.дные импульсы 16 частотного модулятора в режиме сложения частот.

При выполнении частотного модулятора на микросхемах серии 155, делитель 1 модулируемой частоты может быть выполнен на микросхемах К 155 ТМ2; коммутатор 2 - на микросхемах К155 ИЕ7 и К155 ЛАЗ, а триггер 4 на микросхеме К155ТМ-2.

Частотный модулятор работает следующим образом.

На синхронизирующий вход делителя 1 модулируемой частоты поступают импульсы с частотой f. На прямых и инверсных выходах п триггеров этого делителя образуется последовательность из 2п, сдвинутых пр1ямоугольных напряжений с частотой f/In, (где п число разрядов делителя модулируемой частоты). Выходные сигналы этого делителя поступают на информационные входы KOMKyijaTopa 2, Управляющие входы коммутатора 2 подключены к выходам реверсивного делителя 3 модулирукмцей частоты так, что на выход Коммутатора 2 проходит только один i-й информационньш сигнал, поданный на вход коммутатора 2 с номером i, определяемым текущим значением кода делителя 3. Выходной сигнал коммутатора 2 подается на вход синхронизации триггера 4. Припоступлении на информационный вход триггера 4 импульса модулируннцей частоты триггер 4 перейдет в единичное состояние по

переД1 ему фронту сигнала на его входе синхронизации. Затем по переднему фронту выходного сигнала триггера 4 изменится код делителя 3, причем в 5 зависимости от сигнала, управляющедо направлением счета, к содержимому счетчика будет прибавляться или вычитаться единица. Добавление единицы к содержимому счетчика 3 вызовет

0 подключение к выходу коммутатора 2 следующего ()-го информационного сигнала, имеющего запаздывание по отношению к i-му информацирнному сигналу на время, оавное периоду Т

5 импульсов модулируемой частоты. Это приведет к увеличению положительного полупериода выходного сигнала коммутатора 2 на величину Т, что эквивалентно запрету прохождения одного

0 импульса модулируемой частоты на

вход делителя 1. Среднее значение . частоты выходных импульсов коммутатора 2 при этом будет равно (f-F)/(2n). Аналогично при переводе реверсивного

5 делителя 3 в режим вычитания среднее значение частоты выходных импульсов коммутатора 2 будет равно (f+F)/(2n).

Предельная частота модулируемого - сигнала f равна предельной частоте срабатывания триггеров делителя 1. Разрядность делителя 1 определяется из условия, что С5 ммарная задержка срабатывания триггера 4, делителя 3 и коммутатора 2 не превьппает величину (n-l)T,. Действительно время (п-1)Т, длится положительный полупериод выходного сигнала коммутатора 2 при работе делителя 3 в режиме вычитания . Частота модулирующего сигнала F должна быть не выше f/(2n).

Введение в частотный модулятор триггера и коммутатора, а так же вьшолнение его делителей в виде реверсивного счетчика и регистра сдвига с перекрестными связями позволяет увеличить частоту модулируемого сигнала до предельной частоты срабатывания триггеров делителей и, кроме того, осуществлять как режим сложения, так и режим вычитания модулируемой и модулируницей частот, что су- щественно расширяет рабочий диапазон .частот модулятора.

K-f

иг.2

:

J2.f

5 WS

D1

т

D3

м

iJLL

J

ЧАСТОТНЫЙ МОДУЛЯТОР, содержащий шины модулируемой и модулирую, щей частот, а также делитель модулирующей частоты и делитель модулируемой частоты на триггерах, о т,л и- чающийся тем, что, с целью расширения рабочего диапазона частот. в него дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в виде реверсивного счетчика, делитель модулируемой частоты выполнен в виде сдвигового регистра с перекрестными связями между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делителя модулируемой частоты, выходы которого подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами делителя модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом а триггера, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулируннцей частоты, управ ляющий вход которого соединен с шиной Направление счета.

bLJ tr: