Устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией Советский патент 1985 года по МПК H04L27/233 

Изобретение относится к радиосвязи и может быть использовано в синхронных системах связи.

Известно устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержащее блок вынесения решения о принимаемом варианте сигнала, выходы которого соединены с соответствующими входами блока слежения за тактовой частотой и блока слежения за несущей частотой, выходы которых подключены к соответствующим входам блока вынесения решения о принимаемом варианте сигнала 1.

Недостатком этого устройства является низкая помехоустойчивость.

Наиболее близким техническим решением к изобретению является устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержащее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножителя, первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовращателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются установочные входы первого, второго и третьего интеграторов 2.

Однако это устройство обладает низкой помехоустойчивостью.

Цель изобретения - повышение помехоустойчивости.

Цель достигается тем, что в устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержащее пороговый блок, первый 5 вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножителя, первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовращателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего

5 перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены

г и являются входом устройства, установочным входом которого являются установочные входы первого, второго и третьего интеграторов, введены .первый блок выборки и запоминания и второй блок выборки и запоминания, выход которого подключен к

0 первому входу пятого перемножителя, второй вход которого соединен с выходом порогового блока и с первым входом четвертого перемножителя, второй вход которого соединен с выходом первого блока выборки

5 и запоминания, первый вход которого соединен с выходом третьего интегратора, выход второго интегратора соединен с первым входом второго блока выборки и запоминания, при этом второй вход порогового блока и вторые входы первого и второго блоков

0 выборки и запоминания являются записывающими входами устройства.

На чертеже изображена структурная электрическая схема предложенного уст ройства.

5 Устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией содержит управляемый генератор 1, первый и второй фильтры 2 и 3

УСТРОЙСТВО ДЛЯ ПРИЕМА ФАЗОМАНИПУЛИРОВАННЫХ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ С ИНВЕРСНОЙ МОДУЛЯЦИЕЙ, содержащее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножитёля; первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовраш.ателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются i установочные входы первого, второго и тре(Л тьего интеграторов, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены первый блок выборки и запоминания и второй блок выборки и запоминания, выход которого подключен к первому входу пятого перемножителя, второй вход которого соединен с выходом порогового блока и с первым входом четвертого перемножителя, второй вход которого соединен с Ci выходом первого блока выборки и запомио нания, первый вход которого соединен с 01 выходом третьего интегратора, выход второго интегратора соединен с первым вхосо со дом второго блока выборки и запоминания, при этом второй вход порогового блока и вторые входы первого и второго блоков выборки и запоминания являются записываюшими входами устройства.