Устройство для управления трехфазным мостовым инвертором Советский патент 1985 года по МПК H02M7/48 

Изобретение относится к преобразовательной технике и может быть использовано при построении систем управления трехфазными инверторами, предназначенными для управления двигателями переменного тока, а также при построении автономных централизованных систем электроснабжения.

Цель изобретения - обеспечение неизменного спектрального состава выходного напряжения во всем диапазоне изменения Qos У нагрузки, а также повышение надежности.

. На фиг. 1 представлен трехфазный- мостовой инвертор и первый вариант принципиальной схемы предлагаемого устройства для его управления:,на фиг. 2 - временные диаграммы, поясняющие принципы работы устройства и формирования выходного фазного напряжения инвертора; на фиг. 3 - две модификации второго варианта схемы для управления мостовым инвертором; на фиг. 4 временные диаграммы, поясняющие принцип работы схемы по второму варианту; на фиг. 5 - теоретически наиболее простая, третья модификация логического блока схемы по второму варианту и временные диаграммы, поясняющие его работу.

Устройство для управления трехфазным мостовым инвертором, (фиг. 1) содержит задающий генератор 1, к выходу которого подключены два делителя 2 и 3 частоты. К выходам последних параллельно подключены логические элементы 2ИЛИ 4 и логический элемент 2И-НЕ 5. Выход логического элемента 2ИЛИ 4 подключен ко счетному входу JK-триггера б, установочный J-вход которого подключен к выходу логического элемента 2И-НЕ 5 а на К-вход подается логическая единица, при этом вход К может быть либо оставлен свободным, как показанона фиг. 1, либо для надежности лучщей помехоустойчивости связан с плюсовым зажимом блока питания логических элементов (не показан) непосредственно, или через резистор. Выход логического элемента 2И-НЕ 5 подключен также к входу трехканального распределителя 7 импульсов, выполненного по пересчетной схеме, например на трех JK-триггерах 8-10. Выходы, а, а, в, S, с, с, распределителя 7 импульсов и триггера 6 подключены к входам логического блока 11, выходы которого образуют выходы устройства, и через (в общем случае) усилительно-развязывающий узел 12 связаны с управляющими входами ключей 13-18 инвертора.

Логический блок 11 выполнен шестиканальным, каждый из каналов которого содержит последовательно соединенные логические элементы ЗИ-НЕ 19-24, входы которых образуют входы логического блока 11, первый логический элемент 2И-НЕ 25-30, свободный вход которого подк 1ючен к соответствующему входу одного- из логических элементов ЗИ-НЕ 19-24, и второй логический элемент 2И-НЕ 31-36, свободный вход которого подключен к выходу логического элемента ЗИ-НЕ 19-24 из противотактного канала. Связи между выходами распределителя 7 импульсов, триггера 6 и входами логических элементов ЗИ-НЕ 19-24 выполнены таким образом, что на выходе логических элементов ЗИ-НЕ, например первого и второго каналов 19 и 20 логического блока,, формируются импульсы, характеризуемые соответственно логическими выражениями acF и acF. На выходе первых логических элементов 2И-НЕ 25 и 26. тех же каналов формируют импульсы, определяе иые логическими выражениями (acF)a и (эеР)а, а на выходе вторых логических элементов 2И-НЕ 31 и 32 - логическими выражениями (acF)a(acF) и (feF)a(acF). Аналогично выполнены связи между логическими элементами двух других каналов логического блока 11, на выходах которых формируют последовательности, импульсов, характеризуемые следующими логическими выражениями: на выходах логического элемента 2И-НЕ-33 - (1ЩГв(в1Р), логического элемента 2И-НЕ 34 - (11Р)(ваР), логического элемента 2И-НЕ 36 -

30 (свР)с(свР) логического элемента 2И-НЕ

. 35- (свР)с(свР).

Принцип работы устройства для управления трехфазным мостовым инвертором, по

ясняется временными диаграммами на фиг. 2 где приняты следующие обозначения: Uj - импульсы на выходе задающего генератора I, Ut, Us -импульсы с выходов-делителей 2 и 3 частоты. После осуществления операции логического суммирования на выходе

0 логического элемента 2ИЛИ 4 формируют последовательность импульсов , которая поступает на счетный вход триггера 6, на устанрвочный J - вход которого поступает сигнал Us с выхода логического элемента 2И-НЕБ. Сигнал U5 поступает также на вход трехканального распределителя 7 импульсов, на выходах которого имеют место последовательности прящ и инверсных импульсов Ug -UIQ СО СДВИГОМ на 2 /3 между собой. На выходе триггера 6 форми0 .руют последовательность импульсов Ug, длительность которых изменяется по линейному ШИМ-закону. На выходах логических элементов ЗИ-НЕ 19 и 20 имеют место импульсы Ui9, Ujo, а на выходе первого логического элемента 2И-НЕ 25 - последовательность импульсов Uas. На фиг. 2 представ лены шесть последовательностей выходных .импульсов устройства Uji-Use, снимаемые с выходов вторых логических элементов 2ИНЕ 31-36, некоторые после усиления (и гельваническбй развязки сигналов элементов 32, 34 и 36) поступают на входы ключей 13-18 инвертора. На выходе последнего формируют напряжение UA, UB, Uc (на фиг. 2 показано для фазы А). Для формирования симметричной кривой выходного напряжения инвертора коэффициенты деления N и Nj делителей 2 и 3 частоты должны быть связаны соотношением Ni Nati, причем чем больше значения NI и Na, тем лучше качество выходного напряжения и тока (тем меньше значение коэффициента гармоник). Нужно отметить, что логические выражения, определяющие связи между логическими элемеятами 19-36 логического блока 11 и распределителя 7 импульсов, Moryt быть преобразованы в соответствии с известными процедурам, обеспечивающими минимизацию числа логических операций. В этом случае, на вьтходах логического блока 11 будут сформированы последовательности импульсов, определяемые следующими логическими выражениями (фиг. За): на выходе логического элемента 31 - (cF)a(cF) ло:.. гического элемента 32 - (cF)a(cF), логического элемента 33 - (аР)в(аР), логического элемента 34 - (аР)в(аР), логяческого элемента 35 - (вР)с(вР) и логического элемента 36 - (вР)с(). В этом случае в качестве входных элементов логического блока 11 используются логические элементы 2И-НЕ. 19-24 (в отличие от логических элементов ЗИ-НЕ на фиг. ). Дальнейшая минимизация логических выражений описывающих выходные сигналы устройства, позволяет получить вторую модификацию логического блока 11 этого варианта схемы, два канала которого (для сигналов управления ключами 13 и 14 А и А) представлены на фиг. 36. Для ее схематической реаллзации используются логические элементы 2И-НЕ 19 и 20 и логические элементы 2-2И-ИЛИ-НЕ 37 и 38..Связи между этими элементами определяются логическими выражениями А (cF)-f (cF) (элеменг 38) и А (cF)a (элемент 37. Минимальное число логических операций на фазный сигнал - десять обеспечивается третьей модификацией канала логического блока 11, представленной на фиг. 5а. Для ее реализации используются логические элементы 2И-НЕ 19 и 20 и логические элементы 2-2И-ИЛИ 37 и 38. Временные диаграммы, поясняющие принцип работы этой модификации, представлены на фиг. 56. Последовательность подачи сигналов на управляющие входы логического блока 11 для ключей трех стоек инвертора поясняется таблицей, приведенной слева на фиг. 5а, а логика сигналов 4сА, «В, «С, «А, «В, «С для управления ключами этих стоек поясняется логическими выражениями, приведёнными справа на фиг. 5а. Цифровые индексы при сигналах И на временных диаграммах указывают номер логического элемента или узла, с которого этот сигнал снимается. Выбор конкретного варианта логического блока 11 осуществляется с учетом минимизации массы располагаемой серии интегральных микросхем и мощности их потребления. Предлагаемое устройство по сравнению с известным, позволяет обеспечить достоинство форм выходного напряжения во всем диапазоне изменяется cos/. При этом качество выходного напряжения в диапазоне cos У 0,87 улучшается. В известном устройстве при ,87 возникает-фазовый уход основной гармоники, достигающий при активной нагрузке 10-15 эл.град. Кроме того, в спектре выходного напряжения возникают четные-высшие гармоники, среди которых наибольшая по амплитуде и наимень- шая по частоте вторая гармоника имеет содержание от основной. Это является дополнительным фактором, вызывающим нежелательные прежде всего с точки зрения устройчивости работы качания синхронных Двигателей, которые особо ощущаются на начальных этапах пуска или при низких частотах вращения. Кроме того, доля потерь в двигателе от высших четных гармоник более заметна, чем от более удаленных по частоте нечетных гармоник. Наиболее целесообразная область применения предлагаемого устройства - прецизионный, в частности частотно-управляемый электропривод на базе асинхронны х и особенно высокосинусных синхронных и синхронно-.реактивных двигателей. Инверторы с предложенным устройством управления могут также применяться в качестве централизованных источников электропитания, характеризуемы.х стабилизи..рованными напряжением и частотой и повышенным качеством вь1ходного напряжения (с коэффициентом гармоник порядка 8%).

1УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТРЕХФАЗНЬШ МОСТОВЫМ ИНВЕРТОРОМ, содержащее задающий генератор, к выходу которого подключены два делителя частоты с коэффициентами деления N и Nj, выходами подключенных к входам эле мента 2И-Н.Е, трехканальный распределитель импульсов, выполненный по пересчетной схеме с прямыми и инверсными выходами, входом подключенный к выходу элемен-. та 2И-НЕ, выходами - к входам логического блока, выполненного в виде шести каналов, каждый из которых включает элемент ЗИ-НЕ и первый элемент 2И-НЕ, связанные с выхода.ми распределителя импульсов и триггера в соответствии с логическими выражениями (БЩ, ).в, Й1РвТ свР)с, СВР)-с, где а, а, в, в, с, с, - прямые и инверсные выходы распределителя импульсов, F - выход триггера, отличающееся тем, что, с целью обеспечения неизменного спектрального состава выходного напряжения во всем диапазоне изменения созУ, оно снабжено апементом 2ИЛИ, в.чодами подключенным к выходам делителей частоты, выходом - к счетному входу триггера, каждый канал логического блока снабжен вторым элементом 2И-НЕ, выходы которых являются выходами логического блока, входами связан ного с выходами элементов ЗИ-НЕ и выходами первого элемента . 2И-НЕ в соответствии с логическими вьфажениями (acF)a(acF), llgF)(acF), (ваР)в(ваР), 4.ваР)1(ваР), (caF)c(cBF), (вР)1с(свР), . 2. Устройство по п. 1, отличающееся тем, что, с целью повыщения надежности, в качестве триггера использован JK-триггер, установочный J вход которого подклю чен к входу распределителя импульсЪв.

О, Чг } i

i « i ю I а га % «J/ it % к % %

ut

Us

B Щ

% %

J7

, ) .

(,6-UjQ,c--Ug)

Фиг,5