Генератор случайных чисел Советский патент 1985 года по МПК G06F7/58 

1 Изобретение относится к вычисли тельной технике и может быть испол зовано в качестве специализированной приставки к ЭВМ, а также для построения программно-управляемых генераторов случайньж процессов. Целью изобретения является повы шение быстродействия устройства и точности аппроксимации заданной функции распределения и расширение функциональных возможностей путем воспроизведения не только непрерыв ных , но и полимодальных функций распределения. . На чертеже приведена блок-схема предлагаемого генератора. Схема включает генератор 1 такт вых импульсов, датчик 2 равномерно распределенных случайных чисел, регистры 3 задания координат, реги ры 4 задания абсцисс, регистры 5 кода, регистр 6 памяти, сумматоры 7, датчики 8 равномерно распределенных случайных чисел, схемы 9 сравнения, элементы 10 И, элемент задержки 11, элементы задержки 12, блок 13 элементов ИЛИ. Генератор работает следующим образом. Заданная функция плотности расп ределения вероятностей разбивается с переменным шагом на интервал с помощью линейно-кусочной аппрокс мации. В зависимости от длины шага аппроксимации и выбранной точности воспроизведения чисел внутри шага аппроксимации с помощью регистров 5 устанавливаются коэффициенты пе42ресчета содержимого датчиков 8 случайных чисел. В регистры 4 задания абсцисс заносятся значения ординат точек аппроксимации. После включения генератора 1 каждый из тактовых импульсов поступает на вход датчика 2, который генерирует случайное число из диапазона (0,1), значение которого поступит на первые входы всех схем 9 сравнения. В результате сравнения сгенерированного числа с содержимым регистра задания ординат на цервом выходе каждой j-й схемы 9 сравнения (j 1, 2, ..., N-1) будет разрешающий потенциал, если сгенерированное число меньше содержимого j-ro регистра задания ординат, и на втором выходе н противном случае. Поступивший на управляющие входы всех элементов И 10, задержанньй элементом задержки 11 на время генерирования датчиком 2 случайного числа и переходных процессов в схемах 9 сравнения, тактовый импульс пройдет только через один, например J-й элемент И 10 . О 1, 2, ..., N) на вход J-ro датчика случайных чисел, воспроизводящего численные значения абсциссы внутри СГ-го шага аппроксимации. При поступлении на управляющий .вход СГ-го сумматора тактового импульса находя1циеся в CJ-м Датчике и в регистре 4 операнды суммируются, а результат считывается через блок элементов ШШ 13 в регистр 6.

ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ, содержащий генератор тактовых импульсов, выход -которого соединен с входом Спрос датчика равномерно распределенных случайных чисел, группу регистров кода, группу регистров задания абсцисс, выходы которых соединены с первыми входами соот- . ветствующих сумматоров группы, а их выходы соединены с соответствующими входами блока элементов ШШ, соединенных выходами с входами соответствующих разрядов регистра памяти, выходы разрядов которого являются выходами генератора, о т л ичающийся тем, что, с целью повьшения быстродействия и точности генератора и расширения его функциональных возможностей путем воспроизведения полимодальных распределений, . он содержит группу датчиков равномерно распределенных случайных чисел, группу элементов задержки, группу элементов И, группу схем сравнения, элемент задержки и группу регистров задания координат, выходы которых соединены с первыми входами соответствукщих схем сравнения группы, а вторые входы этих схем подключены к выходу датчика равномерно распределенных случайных чисел, выход генератора тактовых импульсов через элемент задержки соединен с первыми входами элементов И груп пы, выходы которых соединены с входами Спрос соответствующих датчиков равномерно распределенных случайных чисел группы и с входами соответствующих элементов задержки группы, выходы которых соединены с синхронизирующими входами соответствующих сумматоров группы, подключенных вторьми входами к выходам соответствуюпщх датчиков равномерно распределенных случайных чисел группы, входы задания дискретности кото4 рых подключены к выходам соответстсл вующих регистров кода груп.пы, .пер4 вые выходы схем сравнения группы , соединены с вторыми входами соответствующих элементов И группы, третьи входы этих элементов подключены к вторым выходам предьодущих схем сравнения группы.