Устройство для формирования адресов процессора быстрого преобразования фурье Советский патент 1985 года по МПК G06F17/14 G06F9/32 

тельной технике и может быть использовано в составе процессора быстрого преобразования Фурье (БПФ) или быстрого преобразования в базис иных ортогональных функций, используемых в спектроанализаторах, генераторах широкополосного случайного процесса, синтезаторах речевых сигналов и т.д.

Цель изобретения - упрощение устройства.

На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема синхронизатора{ на фиг.З - временные диаграммы работы синхронизатора} на фиг.4 прошивка узла постоянной памяти для произвольной разрядности устройства адресации. Устройство для формирования адре- 20

сов процессора ВПФ (фиг.1) содержит . синхронизатор 1, первый реверсивный счетчик 2, второй реверсивный счетчик 3, группу (двухвходовых) элементов И 4, N мультиплексоров (данных 25 четыре канала на один) 5, регистр 6, элемент И-НЕ 7 и узел 8 постоянной памяти.

22 22 2

22

2 23

2

22

23

22 23

В известном устройстве с помощью мультиплексоров соответствующим образом коммутируются разряды счетчика в зависимости от номера слоя, информация о котором подается на адресные входы всех мультиплексоров одновременно, т.е. параллельно.Однако это требует, чтобы количество каналов мультиплексора было равно количеству слоев алгоритма БПФ,которое зависит от длины обрабатываемого массива. Причем, чем вьш1е длина обрабатываемого массива, тем вьш1е разрешающая способность в частотной области и тем точнее можно получить результаты спектрального анализа.

Если проанализировать разряды счетчика, которые коммутирует кажсчетчик 9, элемент 4И-4И/ИЛИ 10, элемент 4И-4И-ЗИ/ИПИ 11, элемент 2.И-НЕ 12.

На временной диаграмме (фиг.З) приведены следующие сигналы: ТИ тактовые импулнсы А1-А4 - разрядные выходы счетчика 9I сигналы 13 на втором входе, 14 на первом выходе, 15 на втором выходе, 16 на третьем выходе и 17 на четвертом выходе синхронизатора 1.

Принцип работы устройства заключается в следующем.

Известно, что адреса пары операндов алгоритма ВПФ отличаются информацией в одном разряде, номер которого соответствует номеру слоя алгоритма БПФ, причем адрес первого операнда

разряде, а адрес второго оп еранда логическую единицу. Если сравнить адреса алгоритма БПФ и коды, вырабатываемые счетчиком, то нетрудно за- . метить, что в каждом слое алгоритма БПФ адреса отличаются от кодов счетчика только порядком следования разрядов :

,П

,N4

;N4

2.

INH

,и

)

,«ч ;N-(

2

) я ч

2

,П2

,

дый мультиплексор (данньк), то окажется, что каждый мультиплексор (дан- ных) j (j О, N-1) коммутирует не более трех разрядов счетчика (2 ,2 , 2 ). Следовательно, не обязательно применять многовходовые мультиплексоры (данных), а необходимо и достаточно четырехкан ьных мультиплексор ов(данных) . Четвертый вход j-ro (, N-1) мультиплексора (данных) подключается к инверсному разрядному выходу счетчика 21 и применяется при работе в специальном слое алгоритма БПФ. При использовании четьфехканальных мультиплексоров (данных) переключать нужно не все каналы одновременно, как в известном устрой;стве, -а последовательно мультиплексодержит логический нуль в данном 1 сор (данных) за мультштексором (данных). Для каждого слоя алгоритма БПФ каналы мультиплексоров (данных) коммутируются следующим образом: 0XI, ХО, ХО, ХО, ХО, ХО, ХО 1Х2, XI, ХО, ХО, ХО, ХО, ХО 2Х2, Х2, Х1, ХО, ХО, ХО, ХО J-1 Х2, Х2, Х2, Х1, ХО, ХО, ХО ) Х2, Х2, Х2, Х2, ХГ, ХО, ХО j+1 Х2, Х2, Х2, Х2, Х2, XI, ХО39 4 N -1 Х2, Х2, Х2, Х2, Х2, Хл, XI Мультиплексор (данных четыре канала на один) имеет два адресных входа А1 и АО (А1 О и АО О - на выход коммутируется канал ХО, А1 О и АО 1 - на выход коммутируется канал XI, А1 1 и АО О - на выход . коммутируется канал Х2, А1 1 и АО 1 - на выход коммутируется канал ХЗ). Следовательно, прошивка узла постоянной памяти будет выглядеть следующим образом:

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ ПРОЦЕССОРА БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый и второй .реверсивные счетчики, группу элементов И, W (где f« разрядность) мультиплексоров, регистр, элемент И-НЕ, синхронизатор, первьш и второй выходы которого соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика, выходы переноса и заема которого соединены соответственно с суммирующим и вйчитающим входами второго леверсивного счетчика, третий выход синхронизатора соединен с тактовым входом регистра, выходы разрядов которого являются информационными выходами устройства, выходы разрядов второго реверсивного счетчика соединены с соответствуюищми входами элемента И-НЕ и первыми входами соответствующих элементов И группы, вторые входы которых объединены и подключены к четвертому выходу синхронизатора, тактовый вход которого является тактовым входом устройства, а вход запуска синхронизатора соединен с выходом элемента И-НЕ, первый информационный вход -го ( 1 О, N -1) мультиплексора соединен с прямымвыходомj -го разряда первого реверсивного счетчика, второй информационный вход 1-го мультиплексора соединен с инверсным выходом j -го разряда перI вого реверсивного счетчика, выход -го мультиплексора соединен с (Л входом j-го разряда регистра, о тличающееся тем, что, с целью упрощения устройства, оно содержит узел постоянной памяти, входы кода адреса которого соединены с выходами соответствующих элементов И группы, а выход .

При работе в специальном слое безызбытачный алгоритм БПФ на управляющих входах мультиплексоров tданных) появляется

Слой N

Кроме того, с помощью группы элементов И 4 на управляющих входах мультиплексоров (данных)может быть сформирован код путем подачи на вто- О

О

1 2

А1АО А1АО А1АО О 01

00

При работе в специальном слое адресуется пара операндов п,(п г ,),где N- количество разрядов счетчика..50

формирование адресов специального слоя алгоритма осуществляется следующим образом. Инверсное значение первого счетчика адресует второй опе-55

код , по которому на выходах мультиплексоров (данных ) появляются инверсные значения двоичного счетчика.

рые входы группы элементов И 4 уровня логического нуля, по которому на вы- . ходах мультиплексоров (данных) появляются прямые значения кодов счетчика

i-1 N-1

А1АО А1АО А1АО А1АО

00 00 00 00

ранд, затем в счетчик добавляется единица и его прямое значение адресует первый операнд. Порядок следования пары специального ело БПФ может быть произвольным, так как данная .пара обрабатывается по способу, отличающемуся от способа обработки пары операндов основных слоев алгоритмов БПФ.

.

I

F Такты ГИ

Фыг.2

Фиг.З ,l,2.3,,5,6.7.8,9,W.1ll2,,J,2,5,ff,5,6,7,8,9,W,llJZ. Hilllliililli ш