Устройство для формирования спектров с постоянным относительным разрешением по направлениям Советский патент 1986 года по МПК G06F17/14 

f 1

Изобретение стносится к вычислительной технике и может быть использовано для обработки сигналов, принимаемых линейными эквидистантными решетками, в частности для определения спектров широкополосньк сигналов в перестраиваемых октавных полосах по направлениям прихода сигналов.

Целью изобретения является расширение функциональных возможностей устройства за счет получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - блок-схема первого блока управления; на фиг. 3 - блок-схе ма второго блока управления (преобразованием спектра) на фиг. 4 - блок-схема формирователя спектральных полос.

Устройство формирования спектров с постоянным относительным разрешением по направлениям (фиг. 1) содержит М-элементную линейную антенную решетку 1, многоканальный аналого-цифровой преобразователь (АЦП) 2, входной коммутатор 3, блок 4 оперативной памяти, арифметический блок 5, блок 6 постоянной памяти, синхронизатор 7, адресный коммутатор 8, синхронизатор 9, блок 10 вычисления модуля комплексного числа, nepiibM блок 11 управления, второй блок 12 управления преобразованием спектра, формирователь 13 спектральных полос.

Первый блок управления (фиг,, 2) содержит триггер 14, генератор 15 тактовых импульсов (ГТИ), счетчик 16 номера направлений, счетчик 17 спектральных составляющих, узел 18 постоянной памяти шага интерполяции,, накапливающий сумматор 19, узел 20 округления.

Второй блок управления преобразованием спектра (фиг, 3) содержит матричный умножитель 21, регистр 22 хранения, узел 23 сравнения кодов, счетчик 24 спектральных полос, узел 25 сравнения кодов, элемент ИЛИ 26, счетчик 27 коэффициента нормализации

Формирователь выборки спектра (фиг. 4) содержит триггер 28,ГТИ 29, элемент ИЛИ 30, элемент И 31, элемент ИЛИ 32, регистр 33 хранения, регистр 34 хранения, узел 35 памяти, узел 36 памяти, узел 37 ключей, сум- матор-вычитатель 38, элемент И 39,, сумматор 40.

29775, 2

Устройство работает следующим образом,

В исходном состоянии на выходах блока 11, соединенных с управляющими

5 входами адресного коммутатора 8, устанавливается потенциал О, который разрешает прохождение на вход адресного коммутатора 8 адресов, формируемых вторым блоком 7, а также про10 хождение входной информации через

входной коммутатор 3 на информацион-. ный вход блока 4 оперативной памяти. По внешнему сигналу запуска, подающемуся через вход XI, информация за15 писывается в двоично-инверсном порядке в блок 4 оперативной памяти, причем I -я строка соответствует выборкам входного сигнала с i -го при- емника антенной решетки 1; j-и стол20 бец соответствует j-и выборке входного сигнала во всех М приемниках антенной решетки 1. Таким образом в блоке 4 оперативной памяти заносится массив входных данных размер25 ностью W.M .

После окончания записи входной информации на первом выходе блока 7 устанавливается потенциал 1. При этом к входу блока 4 оперативной

JQ памяти через входной коммутатор 3 подключается выход арифметического блока 5, а к адресному входу -блока 4 оперативной памяти через адресный коммутатор 8 - выход первого блока 9, который управляет вьтолнением двухмерного быстрого преобразования Фурье (БПФ) для формирования спектров сигналов по лучам диаграммы направленности. На выходе блока 9 формируются импульсы синхронизации арифметического блока 5, на другом выходе - адреса операндов, выбираемых из блока 6 постоянной памяти, на третьем выходе блока 9 формируются адреса записи/ /считывания операндов блока 4 оперативной памяти.

Вычисление спектров сигналов с ПОМОЩЬЮ алгоритма БПФ заключается в выполнении элементарных операций вида Л ±BW, где Д и В операнды, из влекаемые из блока 4 оперативной памяти; W - экспоненциальный множитель, извлекаемьй из блока 6 постоянной памяти. Вычисленные значения (A+BW) и (Д-ВЮ). заносятся на мес55 то выбранных операндов Д и В . Для выполнения двухмерного БПФ необходимо сначала выполнить БПФ по всем строкам массива данных, записанных

35

40

45

3

в блоке 4 оперативной памяти, а затем по столбцам. В результате выполнения двухмерного БПФ получают спектры сигналов по пространству волновых чисел. Однако большинство задач требует вычисления спектров сигналов по лучам диаграммы направленности антенной решетки. Для перехода от спектров сигналов по пространству волновых чисел к спектрам сигналов по направлениям осуществляется интерполяция пространственных частотных составляющих сигналов для дальнейшей распаковки. Для проведения интерполяции пространственных спектров после вьтолнения БПФ по строкам вычислений БПФ по столбцам производят с увеличением массивом даяных NiML , где L - число нулевых точек, добавляемых в каждый столбец между двумя соседними точками. Это эквивалентно увеличению антенной решетки на М(Ь-1) приемников с нулевой информацией на них. БПФ по столбцам выполняется после добавления нулевых точек. Отношение увеличенной разрядности столбца входных данных к исходной является коэффициентом интерполяции и определяет количество получаемых промежуточных точек при вычислении БПФ по столбцам

Выполнение БПФ осуществляется в арифметическом блоке 5, работой которого управляет блок 9.

Блок 11 управления формирует адреса для операции распаковки, необходимой для получений полного спектра по направлениям. Операция распаковки заключается в формировании из массива данных размерностью NML массива данных исходной размерности М.N. Для этого в блоке 11 управления вырабатываются адреса согласно выражению

А р--Ар RU,),

где R (-. ) - шаг интерполяции, занесенный в постоянную память для каждой спектральной составляющей f. ; А - адрес, по которому из блока 4 оперативной памяти извлекается значение частотной составляющей f. .

С выхода блока 4 оперативной памяти спектральные выборки подаются на вход блока 10 для вычисления спектра мощности согласно вьфажению (x +v), где X и у соответственно действи29775 . 4

тельная и мнимая части комплексной спектральной составляющей. С выхода блока 10 спектральные выборки подаются на вход формирователя 13 спект- I ральных полос, работой которого управляет блок 12. Формирователь 13 спектральных полос формирует на выходе устройства спектр с постоянным относительным разрешением по на- 0 правлениям. Параметры преобразования спектра: п - код начальной частоты

Но

р - число спектральных полос; oi- отношение центральных частот двух соседних спектральных полос, подаются г на вход устройства Х2, причемт на вход блока 11 управления, ы и Р- на вход блока 12.

Преобразование полного спектра сигналов производится одновременно с операцией распаковки. В зависимости

0

20

от параметров i-n , ы , р полный спектр

сигнала разбивается на Р спектральных полос . Внутри каждой спектральной полосы осуществляется накопление

, спектральных составляющих исходного спектра для каждого направления с последующей нормализацией результата накопления.

Значения спектральной составляющей, извлеченные из блока 4 оперативной памяти по адресам, формируемым 11, подаются на вход формирователя спектральных полое. Блок 11 управления формирует сигнал, по которому осуществляется режим накопления зна5 чений спектральных составляюпщх f j внутри спектральной полосы р , приV/

чем накопление осуществляется для каждого направления т. 1,..., М . После обработки верхней частотной

0 составляющей j-и спектральной полосы на выходе блока 12 управления вырабатывается сигнал, по котррому формирователь спектральных полос осуществляет нормализацию результата

5 накопления. Коэффициент нормализации, вычисленный в блоке 12 управления, подается с его выхода на вход фбрмирователя 13 спектральных полос. По окончании нормализации по всем

0 направлениям устройство переходит к формированию следукнцей спектральной полосы.

После формирования последней спектральной полосы на выходе блока

5 12 управления формируется сигнал

Конец обработки, который устанавливает устройство в исходное состояние.

Блок 11 управления (фиг. 2) работает следующим образом. В исходном состоянии триггер 14 счетчик 16 номера направления и счетчик 17 спектральных составляющих обнулены. Запускающий сигнал подается с третьего выхода блока 9 управления через вход ХЗ блока 11 управления на счетный вход триггера 14, который при этом переключается в единичное состояние. Сигнал с выхода триггера 14 через выход У2 блока 11 управления подается на второй управляющий вход адресного коммутатора 8, который при этом подключает к адресному входу блока 4 оперативной памяти выход блока 11 управления а также разрешает работу ГТИ 15, формирующего на выходе 3 блока 11 управления импульсы записи, необходимые для работы формирователя, спектральных полос 13 Счетчик.16 номера направления по модулю М, используя импульсы ГТИ 15, формирует код номера направления, поступающий на выход УЗ блока 11 управления. Выходные импульсы счетчиков 16 номера направлений переключают счетчик 17 спектральных состав- ляющих, в которьй предварительно заносится код начальной частоты hi .

HO

Код с выхода счетчика спектральных составляющих подается на выход У4, а также на вход узла постоянной памяти шага интерполяции, и является адресом, по которому код шага интерполяции для данной 1- с выхода узла 18 постоянной памяти шага интерполяции подается на вход накапливающего сумматора 19. Тактируется накапливающий сумматор 19 импульсами ГТИ 15, а обнуляется сигналом с выхода счетчика 16 номера направления при переходе к обработке следующей спектральной составляющей. Результат накопления на каждом шаге округляется узлом 20 скругления и служит адресом строки при вьтолнении операции распаковки. По окончании обработки всех спектральных составлякяцих получаются полные спектры сигналов по направлениям диаграммы направленности антенной решетки 1. По входу Х4 блок 11 управления устанавливается в исходное состояние.

Блок 12 управления преобразованием спектра (фиг. 3) работает следую- пщм образом. В исходном состоянии счетчик 24 числа спектральных полос

и счетчик 27 коэффициента .нормализации обнулены. В регистр 22 Хранения записи код спектральной составляющей подается по входу Х5 с блока 11 уп- равления, умноженный на с , код которого подается по входу Х2. Умножение производится матричным умножителем 21. При совпадении кода, записанного в регистр 22 хранения, с кодом текущей спектральной составляющей схема сравнения кодов формирует сигнал, по которому переключается узел 24 спектральных полос, а в регистр 22 хранения, заносится произведение кода следующей спектральной составляющей. Кроме того, обнуляется счетчик коэффициента нормализации j который подсчитывает число спектральных составляющих в спектральной полосе. Тактовые импульсы счетчика 27 коэффициента нормализации подаются по входу Х5 с выхода У4 блока 11 управления. Код коэффициента нормализации и сигнал с выхода узла сравнения кодов, необходимые для управления нормализацией, по выходу У7 подаются на формирователь 13 спектральных полос. При совпадении кода, подающего по входу Х2, и

кода состояния счетчика 24 числа

спектральных полос узел 25 сравнения кодов формирует сигнал на выходе У6, по которому блок 12 управления преобразованием спектра устанавливается в исходное состояние.

Формирователь 13 спектральных полос (фиг. 4) работает следуницим образом. В исходном состоянии на выхода триггера 28 - потенциал 1. При этом формирователь 13 спектральных полос работает в режиме накопления. Значение спектральных составляющих через вход Х8 с выхода блока 10 по- дается на вход сумматора 40, выход которого соединен с входом заема сумматора-вычитателя 38. Сумматор 40 и сумматор-вычитатель разделены элементом И 39. Для того, чтобы осуществить режим накопления по каждому направлению, используется первый 35 и второй 36 узлы памяти, которые имеют М ячеек (М- число направлений). Результат накопления п® каждому направлению заносится в свою ячейку

памяти. На адресньй вход первого 35 и второго 36 узлов памяти подается код номера направления с выхода УЗ блока 11 управления по входу Х7

формирователя 13 спектральных выборок.

Режим накопления осуществляется следующим образом. Содержимое ячейки первого 35 и второго 36 узлов памяти переписывается сначала в регистры 33 и 34 хранения, затем суммируется с очередным значением спектральной составляющей и записывается в ту же ячейку первого 35 и второго 36 узлов памяти, причем в узел 35 памяти записываются старшие разряды, а в узел 36 памяти - младшие разряды результатов вычислений. Сигналы записи в регистры 33 и 34 хранения, в узлы 35 и 36 памяти формируются к выходу УЗ блока 11 управления и подаются на вход Х7 формирователя 13 спектральных полос. После того, как накопление завершится для всех спектральных составляющих в полосе Pj , результат нормализуется. Для этого результат накопления делится на коэффициент нормализации, код которого по входу Х6 подается на вход узла 37 ключей с выхода У7 блока 12 управления преобразованием спектра. Узел 37 ключей при низком уровне управляющего сигнала формирует на выходе потенциал О, а при высоком уровне управляющего сигнала передает на выход информацию, поступающую на информационный вход узла 37 ключей. Сигнал с выхода У7 блока 12 управления преобразованием спектра подается через вход Х6 формирователя 13 спектральных полос на вход триггера 28, который при этом переключается в нулевое состояние. Сигнал с инверсного выхода переключает сумматор-вычитатель 38 в режим вычитания, блокирует выход переноса с сумматора 40, ас прямого выхода открывает узел 37 ключей и разрешает работу ГТИ 29. Для осуществления режима деления применен алгоритм деления с двойной длиной делимого. Делимое - результат накопления - хранится в регистрах 33 и 34, делитель - коэффициент нормализации через узел 37 ключей подается на вход сумматора-вычитателя 38. Тактируется работа в режиме деления импульсами ГТИ 29. По тактовому импульсу делитель вычитается из делимого, если результат положителен, остаток записывается в регистр 33 хранения, в младший разряд регистра 34 хранения записывается потенциал 1,

а затем содержимое регистров 33 и 34 хранения сдвигается влево на один разряд. Если результат вычитания отрицателен, запись в регистр 33 хранения не производится, в младший разряд регистра 34 хранения записывается потенциал О и содержимое регистров 33 и 34 хранения сдвигается вле- во на один разряд. После завершения последнего такта деления в регистре

34хранения записывается результат нормализации, который выдается на выход У1 устройства формирования

спектров с постоянным относительным разрешением по направлениям. Режим работы узлов 35 и 36 памяти в режиме деления организован следующим образом. Результат вычитания делителя

для делимого записывается в узлы 35 и 36 памяти, а затем с выходов узлов

35и 36 памяти переписывается в регистры 33 и 34 хранения, после чего в них осуществляется сдвиг информации. Импульсы с выхода ГТИ 29 триггера 28 переключается в нулевое состояние. Затем по следующему направлению подается значение последней спектральной составлякицей в полосе

Р , осуществляется последний такт накопления и триггер 28 переключается в единичное состояние сигналов с выхода У7 блока 12 управления преобразованием спектра. После чего для данного направления осуществляется режим нормализации. Таким образом, получаются значения спектра сигнала по всем направлениям в спектральных полосах с постоянным относительным разрешением.

Формула изобретения

Устройство для формирования спектров с постоянным относительным разрешением по направлениям, содержащее аналого-цифровой преобразователь, выход которого подключен к первому информационному входу первого коммутатора, выход которого подключен к

информационному входу блока памяти, выход которого подключен к входу операндов арифметического блока, выход которого подключен к второму информационному входу первого коммутатора,

управляющий вход которого соединен с входом запуска первого синхронизатора, первым информационным входом второго коммутатора и подключен к

первому выходу второго синхронизатора, второй выход которого подключен к входу первого- разряда кода адреса второго коммутатора, выход которого подключен к адресному входу блока памяти, выход которого подключен к входу блока вычисления модуля комплексного числа, первый, второй и третий выходы первого синхронизатора подключены соответственно к входу синхронизации арифметического блока, второму информационному входу второго коммутатора и адресному входу блока постоянной памяти, выход которого подклгочен к входу коэффициента арифметического блока, третий выход второго синхронизатора подклк чен к тактовому входу аналого-цифрового преобразователя, информационный вход которого является информационным входом устройства, входом запуска которого является вход запуска второго синхронизатора, первый блок управления, отличающееся тем, что, с целью расширения функциональных возможностей за счет получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки, в устройство введены второй блок управления и формирователь спек тральных полос, причем первый блок управления содержит генератор тактовых импульсов, первый и второй счетчики, узел постоянной памяти, накапливающий сумматор, узел округления и триггер, выход которого подключен к входу второго разряда кода адреса второго коммутатора и входу запуска генератора тактовых импульсов пер- вьш выход которого подключен к тактовому входу накапливающего суммс1тора и счетному входу первого счетчика, выход переполнения которого подключен к входу обнуления Накапливающего сумматора и счетному входу второго счетчика, информационный вьгх:од которого подключен к адресному входу узла постоянной памяти, выход которого подключен к информацианном у входу накапливающего сум1чатора, вкжод которого подключен к входу узла округления, при этом второй блок уп равления содержит регистр, первьм и второй счетчики, первый и второй узлы сравнения, элемент ИЛИ и умножитель, выход которого подключен к информационному входу регистра, ин

5

0

5

0

5

1

51

0

5

формационньй выход которого подключен к первому входу первого узла сравнения, выход которого подключен к первому входу элемента ИЛИ, входу обнуления первого счетчика и счетному входу второго счетчика, информационный выход которого подключен к первому входу второго узла сравнения, выход которого подключен к входу обнуления регистра, входу обнуления второго счетчика и второму входу элемента ИЖ, выход которого по 1ключен к установочному входу регистра, причем формирователь спектральных полос содержит первый и второй узлы памяти, узел ключей, сумматор-вычитатель, первый и второй регистры сдвига, первый и второй элементы ИЛИ, первый и второй элементы И, генератор тактовых импульсов и сумматор, выход которого подключен к информационному входу первого узла памяти, информационный вход которого подключен к информационному входу первого регистра сдви га, информационный выход которого является информационным выходом устройства и подключен к первому входу сумматора, выход переноса которого подключен к первому входу первого элемента И, выход которого подклЕочен к входу заема сумматора- вычитателя, выход которого подключен к информационному входу второго узла памяти5, выход которого подключен к информационному входу второго регистра сдвига, информационный выход подключен к первому входу сумматора-вычитателя, выход переноса которого подключен к входу младшего разряда первого регистра сдвига и первому входу второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу управления сдвигом второго регистра сдвига, вход младшего разряда которого подключен к выходу старшего разряда первого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго регистра сдвига и подключен к первому выходу генератора тактовых импульсов, второй, третий и четвертый выходы ко- торог о подключены соответственно к второму входу второго элемента И, первому установочному входу триггера и первому входу второго элемента ИГШ, выход которого подключен к управляющим входам первого и второ11

го узлов цамяти, прямой выход триггера подключен к входу запуска генератора тактовых импульсов и управляющему входу узла ключей, выход которого подключен к второму входу сумматора-вычитателя, управляющий вход которого соединен с вторым входом первого элемента И и подключен к инверсному выходу триггера, при этом информационный выход первого счетчика, второй и третий выходы генератора тактовых импульсов первого блока управления подключены соответственно - к адресньм входам первого и второго узлов памяти, второму установочному входу триггера и второму входу второго элемента ИЛИ, второму входу первого элемента ИЛИ и входу управления сдвига первого регистра сдвига формирователя спектральных полос, четвертый выход первого синхронизатора подключен к тактовому входу триггера первого блока управления, входы обнуления триггера первого и второго счетчиков которого соединены и подключены к выходу второго узла сравнения второго блока управления, второй вход первого узла

0

2977512

сравнения и второй вход умножителя которого соединены и подключены к выходу узла округления первого блока управления, информационный выход счетчика которого подключен к третьему информационному входу второго коммутатора, счетный вход первого счетчика второго блока управления подключен к выходу переполнения первого счетчика первого блока управления, установочный вход второго счетчика которого является входом задания кода начальной частоты устройства, входами задания кода отношения частот и кода числа спектральных полос являются соответственно второй вход второго узла сравнения и второй вход умножения второго блока управления, {выход первого узла сравнения и информационный выход первого счетчика которого подключены соответственно к тактовому входу триггера и информационному входу узла ключей формирователя спектральных полос, второй вход сумматора которого подключен к выходу блока вычис - ления модуля комплексного чис - ла.

5

0

5

иг.1

Г X /

. } } 1

РГЙ

к1 U

-Ч

Составитель А.Баранов Редактор Л.Гратилло Техред Г.Гербер Корректор А.Обручар

Заказ 2451/49 - Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 .

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

М

Фиг.З

У1

Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных воз/ можностей. Устройство содержит такие узлы, как М-элементную линейную антенную решетку, АЦП, коммутаторы, блоки памяти, арифметический блок, синхронизаторы, блок вычисления модуля комплексного числа, представленные в изобретении своей схемной реализацией, формирователь спектральных полос и два блока управления. Изобретение может быть использовано для обработки сигналов, принимаемых линейными эквидистантными решётками, в частности для определения спектров широкополосных сигналов в перестраиваемых октавных пo Iocax по направлениям прихода сигналов. Устройство обеспечивает возможность получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки. 4 ил. (Л ь го со СП