Синхронный счетчик Советский патент 1985 года по МПК H03K23/40 

1 Изобретение относится к импульсной технике и может быть использова но для построения устройств цифрово вычислительной техники на потенциал ных логических элементах. Целью изобретения является упрощение синхронного счетчика. На фиг. 1 показана стрзгктурная схема синхронного счетчика , на фиг. 2 - временные диаграммы, пояснякшще его работу. Синхронный счетчик (фиг.1) содер жит в каждом разряде 1-3 первые Я5-триггеры 1-1, 2-1 и 3-1 и вторые RS-триггеры 1-2, 2-2 и 3-2 и счетны вход 4, причем 5-входы первых RSтриггеров 1-t, 2-1 и 3-1 и R-входы первого RS-триггера 1-1 объединены соответственно по ИЛИ, aR- и5-вхо ды вторых RS-триггеров 1-2, 2-2 и 3-2 объединены соответственно по И, ггервьй и второй выходы первых RS триггеров 1-1, 2-1 и 3-1 соединены соответственно с первыми R- и S-вхо дами вторых RS-триггеров 1-2, 2-2 и 2-3 этого разряда. Вторые выходы вторых RS-триггеров 1-2, 2-2 и 3-2 соединены с первыми 6-входами первых R5-тpиггepoв 1-1, 2-1 и 3-1 это го разряда, первый выход второго R5-триггера 1-2 первого разряда соединен с первым R-входом первого R6-триггера 1-1 первого разряда. Счетный вход 4 соединен с вторыми R- иS-входами первого RS-триггера 1-1 первого разряда и вторых R6-три геров 1-2, 2-2 и 3-2 всех разрядов. Дополнительно счетный вход 4 соединен с вторыми S-входами первых RS-триггеров 2-1 и 3-1 каждого разряда, кроме первого, первые выходы первых Р6-триггеров 1-1, 2-1 и 3-1 каждого разряда соединены с R -входа ми первых R6-триггеров 2-1 и 3-1 и третьими S-входами вторых R6 -триг геров 2-2 и, 3-2 последующего разряда, а вторые выходы первых RS-триггерой 1-1, 2-1 и 3-1 каждого разря 2 да соединены с третьими 5-входами первых RS-триггеров 2-1 и 3-1 последующего разряда. Функционирование счетчика (фиг.1) поясняется временной диаграммой (фиг.2). Код состояния счетчика снимается с вторых RS-триггеров 1-2, 2-2 и 3-2, которые переключаются по фронту импульса на счетнЬм входе 4. На временной да1аграмме (фиг.2) приведены сигналы первых выходов R6 -триггеров 1-1, 1-2, 2-1,2-2, 3-1 и 3-2. Первые RS-триггеры 2-1 и 3-1 каждого разряда, кроме первого, устанавливаются в логическую единицу по срезу импульса на входе 4 при логической единице на первых выходах второго RS-триггера этого разряда и первого -триггера предыдущего разряда. Кроме того, возможны статические состязания по выходам первых RS-триггеров всех разрядов, кроме первого, в случае если на втором R5 -триггере этого разряда установлен .сигнал логической единицы и первый R6-триггер предьщущего разряда переключается в логический нуль по срезу импульса на входе 4 (переходные процессы после вторрго и шестого импульсов, фиг.2). Причем статические состязания могут распространяться от младшего разряда к старшему, если второй R9-триггер старшего разряда находится в состоянии логической единицы (переходный процесс после второго импульса, фиг.2). Однако эти состязания не являются критическими при условии, что пауза между импульсами на входе 4 достаточна для завершения переходных процессов по цепям переноса. При этом максимальная длительность паузы для завершения переходных процессов в первых триггерах всех разрядов определяется алгоритмическими переключениями до и после переключения счетчика (переключения до и после четвертого импульса, фиг.2).

СИНХРОННЫЙ СЧЕТЧИК, содержащий счетный вход и в каждом разряде первый и второй RS-триггеры, причем б-входы первого триггера всех раэрядов и R-входы первого RS-триггера первого разряда объединены соответственно по ИЛИ (И), а R- и 5-входы второго RS-триггера каждого разряда объединены соответственно по И (ИЛИ), первый и второй выходы первого R5триггера каждого разряда соединены соответственно с первь&ш R- и 5-входами второго R5-триггера этого разряда, первый выход второго R8-триггера первого разряда соединен с первым R-входом первого RS-триггера первого разряда, второй выход второго RS-.триггера каждого разряда соединен с первым 6 -входом первого RS-триггера этого разряда, а счетный вход соединен с вторыми R- и 5-входами первого RS- триггера первого разряда и второго R5-триггера каждого разряда, (Л отличающийся тем, что, с целью упрощения, счетный вход соедиС нен с вторым S-входом первого RS - . триггера каждого разряда, кроме первого, первый выход первого RS-триггера каждого разряда соединен с R-входом первого R5-триггера и третьим 5-входом второго R5-триггера последующего разряда, а втброй выход первого RS -триггера каждого разряда соединен с третьим 6-входом первого 1 6-триггера последующего разряда.