Устройство для вывода информации Советский патент 1985 года по МПК G06F13/00 

1

Изобретение относится к вычислительной технике и может использоваться для вывода информации на устройства отображения выходных данных и для согласования их работы с ЭВМ в широком диапазоне скоростей.

Целью изобретения является расширение диапазона измененияпропускной способности устройства.

На фиг. 1 предст.авлена структурная схем1 предлагаемого устройства; на фиг. 2 - структурная схема вто- рого делителя частотй;- на фиг. 3 схема блока сравнения.

Устройство имеет.,делитель 1 частоты, триггер 2, делитель 3 ча.стоты, реверсивный счетчик 4, первый 5 и второй 6 элементы И-НЕ, первьй 7 и второй 8 дешифраторы, блок 9 сравнения, стробирующий вход 10, синхровход 11, выход 12 запроса данных, управляющий выход 13, двоичньй счетчик 14, двоичный сумматор 15, другой триггер 16, первый вход 17, элемент 18 задержки, выход 19, D-триггер 20, элемент НЕ 21, элемент И 22, первьй вход 23, выход 24.

Устройство работает следующим образом.

В исходном состоянии коэффициент деления делителя 1 частоты и. период его выходных импульсов максимальны. Со входа 11 тактовые импульсы поступают на второй вход делителя 1 частоты, и на его выходе вырабатываются импульсы установки запроса, которые поступают на единичный вход триггера 2 и устанавливают его в единичное состояние. С первого выхода триггера 2 потенциальный сигнал запроса даиньк через выход 12 поступает в ЭВМ (на фиг. 1 не показана) для осуществления вывода данных по принципу Запрос - ответ. Из ЭВМ на сигнал запроса выдается слово данных в сопровождении импульса ответа, которьй через вход 10 поступает на нулевой вход триггера 2, возвращая его в исходное состояние. В результате в процессе вывода данных из ЭВМ триггер 2 переключается с частотой поступления данных. Импульсы переключения триггера 2 с его второго вькода подаются на вход делителя 3 частоты, с выхода которого дифференцированные импульсы пониженной частоты поступают на первьй вход первого элемента И-НЕ 5, на второй зход которого поступает разрешающий потен96881.2

циал с выхода первого дешифратора 7. Выходные импульсы первого элемента ИНЕ 5, воздействуя на суммирующий вход реверсивного счетчика 4, увеличивают

е значение его выходного кода, которьй поступает в качестве управляющего кода на первый вход делителя 1 частоты. Каждому значению управляющего кода соответствует определенная велиJO чина периода следования выходных импульсов делителя 1 частоты. Единичное приращение кода уменьшает этот период на величину периода тактовых импульсов, поступающих на второй вход

J5 делителя 1 частоты. Например, при периоде следования тактовых импульсов, равном 1 МКС, и четырехразрядном управляющем коде период следования выходньк импульсов может принимать значения от 15 до 1 мкс с дискретностью в 1 МКС.

Таким образом, частота переключений триггера 2, а .следовательно, и скорость прохождения данных возрастают по мере выработки импульсов на выходе делителя 3 частоты. Эти импульсы поступают также на выход 13 и используются в приводе носителя изображения в качестве запускающих и обеспечивающих перемещение носителя изображения синхронно с поступлением данных. Коэффициент деления делителя 3 частоты выбирается из расче.та получения частоты его вьгходных импульсов в диапазоне рабочих частот

35 привода, которые при таком режиме постепенного увеличения скорости работы могут быть доведены до значений, существенно превышающих номинальные .

Возрастание скорости прохождения данных может прекратиться в двух случаях, В одном из них препятствием для дальнейшего увеличения скорости является недостаточное быстродействие

программ ЭВМ, при котором н& на каждьй импульс установки запроса успевает выработаться ответньй импульс. : Анализ отсутствия ответных импульсов осуществляется в блоке 9 сравнения,

50 на выходы которого подаются импульсы установки запроса и ответные импульсы. Если в промежутке времени между двумя соседними импульсами уста новки запроса не поступает ответньй

55 импульс, то с выхода блока 9 сравнения поступает импульс на первьй 1вход второго элемента И-НЕ 6, на второй вход которого поступает разрешающий потенциал с выхода второго де шифратора 8 при ненулевых состояниях реверсивного счетчика 4. Выходной им пульс второго элемента И-НЕ 6, воздействуя на вычитающий вход реверсив ного счетчика 4, уменьшает значение .его выходного кода, в результате чег период следования импульсов установки запроса увеличивается на величину периода тактовых импульсов и на каждый импульс установки запроса вновь начинают поступать ответные импульсы. Это продолжается до момента выра ботки импульса на выходе делителя 3 частоты. Его выходной импульс поступает через первый элемент И-НЕ 5 на суммируюищй вход реверсивного счетчи ка 4, и значение управляющего кода н первом входе делителя 1 частоты внов возрастает, период следования- импуль сов установки запроса уменьшается, появляются пропуски ответных импульсов с соответствующими воздействиями на вычитающий вход реверсивного счет чика 4 и т.д. Устанавливается динами ческое равновесие, когда величина периода следования импульсов установки запроса поддерживается на уров не, определяемом быстродействием программы ЭВМ, с точностью до величины периода следования тактовых импульсов. Другой случай ограничения скорости прохождения данных имеет место при достаточно большом быстродействии программы ЭВМ и меньшем быстродействии устройства отображения выходных данных, когда при любой скорости на каждый импульс установки запроса успевает выработаться ответный импульс. При этом скорость прохождения данных возрастает до того момента, когда период следования импульсов установки запроса достигает величины, равной времени обработки принятого слова данных в устройст ве отображения. В этот момент управЛЯЮ1ЦИЙ код на выходе реверсивного счетчика 4 достигает заданного значе . ния и первым дешифратором 7 вьфабатывается запрещающий потенциал на втором входе первого элемента И-НЕ 5 В результате блокируются импульсы запуска реверсивного счетчика 4 по суммирующему входу, и его выходной код с соответствующей ему скоростью прохождения данных фиксируются на достигнутом значении. При остановке программы ЭВМ ответные импульсы от81сутствуют, и блок 9 сравнения вырабатывает импульсы, поступающие через второй элемент И-НЕ 6 на вычитающий вход реверсивного счетчика 4 и увеличивающие период следования импульсов установки запроса, уменьшая тем самым скорость прохождения данных при возможном возоб новлении обмена. Если обмен не возобновляется, то выходной код реверсивного счетчика 4 достигает нулевого значения, при котором срабатьшает второй дешифратор 8, и его низким выходным потенциалом через второй элемент И-НЕ 6 блокируется запуск счетчика 4 по вычитающему вхрду, предохраняя его от переполнения и перехода на верхний уровень скорости обмена. При этом устанавливаетЬя максимальный период следования импульсов установки за-, проса и соответствующая ему минимальная скорость прохождения данных при возможном возобновлении обмена. Ана- логичным образом устройство приходит в исходное состояние при включении электропитания, когда еще отсутствует обмен с ЭВМ. Делитель 1 частоты (фиг. 2) работает следующим образом. Через первый вход 17 на первую группу входов двоичного сумматора 15 поступает управляющий двоичный код с выхода реверсивного счетчика 4. На вторую группу входов двоичного сумматора 15 с выхода счетчика 14 . поступает двоичный код, изменяющийся, по своему значению от нулевого до максимального, так как счетчик 14 постоянно запускается через второй вход 11 тактовыми импульсами. Если управля-ющий код на первой группе входов сумматора 15 принимает нулевое значение, то при достижении выходным кодом счетчика 14 максимального значения (во всех разрядах единицы) на выходе сумматора t5 формируется сигнал переполнения (переноса в старший разряд), поскольку на его вход переноса постоянно подается логический уровень единицы. По сигналу переполнения срабатывает триггер 16, сигнал которого поступает на выход 19 и на сброс счетчика 14, приводя его в нулевое состояние. Триггер 16, обеспечивающий устойчивый сброс вйех разрядов счетчика 14, возвращается в исходное состояние через элемент 18 задержки ; сдвинутыми тактовыми импульсами.

$ 1

При нулевом управляющем коде сигналы переполнения следуют с максимальным периодом. При возрастании значения управляющего кода сигнал переполнения формируется при меньшем значении вьпсодного кода счетчика 14, на выработку которого требуется меньшее время-. Поэтому и период следования сигналов переполнения меньше.

Блок 9 сравнения (фиг. 3) работает следующим образом.

По входу 23 отрицательный импульс

установки запроса поступает на вход

элемента И 22 и на С-вход D-триггера 20. При окончании этого импульса

и его спаду срабатывает D-триггер 20,

968816

и его выходной потенциал, поступая на вход элемента И 22, становится разрешающим для прохождения следующего импульса установки запроса с выхода элемента НЕ 21. Если на вход 10 не поступает импульс ответа, то следующий импульс установки запроса поступает через элементы НЕ 21 и И 22 на выход 24, констатируя факт отсутствия.импульса ответа, а также подтверждая состояние D-триггера 20. Если же на вход 10 поступают ответные импульсы, то они устанавливают D-триггер 20 в нулевое состояние по 15 R-входу, запрещая выработку импульсов на выходе 24.

УСТРОЙСТВО ДЛЯ ВЬШОДА ИНФОРМАЦИИ, содержащее триггер, первый делитель частоты, первый и второй эле-г менты И-НЕ, первый вход первого элемента И-НЕ соединен с выходом делителя частоты, о тличающ е е с я тем, что, с целью расширения диапазона изменения его пропускной способности, в него введены второй делитель частоты, блок сравнения, первый и второй дешифраторы и реверсивный счетчик, суммирукнций вход которого соединен с выходом первого элемента И-НЕ, а вычитающий - с.выходом второго элемента И-НЕ, выход реверсивного счетчика соединен с первым входом второго делителя частоты и с входами первого и второго дешифраторов, выходы которых соединены соответственно с вторым входом первого и первым входом второго элементов И-НЕ, второй .вход второго элемента И-НЕ соединен с выходом блока срав нения, первьш вход которого соединен с выходом второго делителя- частоты и с входом установки в 1 триггера, второй вход блока сравнения соединен с входом установки в О триггера и является стробирующим входом устройства, второй вход второго делителя частоты является синхровходом устрой(Л ства, первый выход триггера является с выходом запроса данных устройства, второй выход триггера соединен с входом первого делителя частоты, выход которого является управляющим выходом устройства, второй вход второго делителя частоты является синхровходом со а устройства. 00 00

Фи1.1

/7 ©// О/

.23

/фW о-

19

16

-

/5

Фиг. г

ги

Фиг.:3