Преобразователь емкости в частоту Советский патент 1986 года по МПК G01R27/26 

2. Преобразователь,по п.1, о т - личающ.ийся тем, что блок синхронизации состоит из двух триггеров, тактовые входы которых соединены с тактовым входом блока синхронизации, прямой выход первого триггера соединен с первым выходом блока синхронизации, а его инверсИзобретение относится к измерительной технике, в частности к устройствам для измерения электрической емкости, и может быть использовано для измерения параметров ем- костных датчиков физических величин

Цель изобретения - повышение точности преобраз(Увания.

На фиго1 приведена функциональная схема преобразователя емкости в частоту; на фиг. 2 - временные диаграммы, поясняющие принцип его действия. .

Преобразователь содержит первьй конденсатор 1, усилитель 2 заряда, переключатель 3, источник 4 опорного напряжения (ион), интегратор 5, компаратор 6, второй конденсатор 7, переключатель 8, тактовьш генератор 9j блок 10 синхронизации и сйнхрон- ньм детектор 11. Блок 10 синхронизации состоит из двух триггеров 12 и 13 и дифференцирующей RC-цепи 14,

Конденсаторы 1 и 7 включены соответственно между входом усилителя 2 заряда и средними контактами переключателей 3 и 8, крайние контакты которых попарно соединены с источником 4 опорного напряжения и общим проводом. Выход усилителя 2 заряда соединен через синхронный детектор 11 с входом интегратора 5, выход которого подключен к входу компаратора 6. Выход ,компаратора 6 соединен с управляющим входом блока 10 синхронизации. Тактовьй генератор 9 соединен с тактовым входом блока 10 синхронизации, выходы которого подключены соответственно к управляющим входам первого переключателя 3, синхронного детектора 11 и второго

ный выход через дифферен1дирующую цепь соединен с входом установки нуля второго триггера, управляющий вход которого соединен с управляющим входом блока синхронизации, а инверсный выход второго триггера соединен с вторым выходом блока синхронизации.

переключателя 8, Тактовые ходы триг, геров 12 и 13 включены с тактовым входом блока 10 синхронизации, прямой выход первого триггера 12 и ин- 5, версный выход второго триггера 13 соединены соответственно с первым и вторым выходами блока 10 синхронизации. Инверсный выход первого тригге- ; ра 12 через дифференцирующую цепь 14

подключен к входу установки нуля второго триггера 13, управляющий вход которого соединен с управляющим входом блока 10 синхронизации. Принцип действия устройства осноS ван на уравновешивании средних значений токов, протекающих через конденсаторы 1 и 7. Изменения зарядов на конденсаторах 1 и 7, происходящие при работе переключателей 3 и 8,

0 преобразуются с помощью усилителя 2 заряда в переменное напряжение,

которое выпрямляется синхронным .детектором 11 и подается на вход интегратора 5. Переключатели 3 и 8 работают,в противофазе, что обеспечивается блоком 10 синхронизации, С выходов блока 10 синхронизации на управляющие входы переключателей 3 и 8 поступают такие сигналы, что при

одновременном срабатывании обоих переключателей при подключении первого конденсатора 1 к источнику 4 опорного напряжения, второй конденсатор 7 подключается к общему про5 воду, и наоборот. Лоэтому изменения зарядов на конденсаторах 1 и 7 при их переключениях имеют разные зна- ки. Первый триггер 12 блока 10 синхронизации работает в счетном ре

0 жиме, поэтому первый переключатель 3 работает непрерывно при поступ3

лении,импульсов с тактового генератора 9 на тактовьш вход блока 10 синхронизации. Второй триггер 13 изменяет свое состояние только тогда, когда урЪвень напряжения на управляющем входе блока 10 синхронизации соответствует логической единице (при превышении выходным напряжением интегратора 5 порогового уровня срабатывания компаратора 6). При этом по тактовому импульсу генератора 9 оба триггера 12 и 13 переключаются в единичное состояние. Для исключения возможности противофазной работы триггеров 12 и 13 установка в нулевое состояние второго триггера 13 осуществляется при переключении в нулевое состояние первого триггера 12 через дифференцирующую цепь 14. При этом сигналы на прямом выходе первого триггера 12, инверсном выходе второго триггера 13 и .соответственно на выходах блока 10 синхронизации находятся в противофазе.

При уровне напряжения на выходе компаратора 6, соответствующем логическому нулю, второй триггер 13 находится в нулевом состоянии, а второй переключатель 8 т в статичес ком положении. Таким образом, пока напряжение на выходе интегратора 5 меньше уровня срабатывания компа- Р4 гора 6, на выходе усилителя 2 и синхронного детектора 11 имеются импульсы напряжения, например, положительной полярности амплитудой Uo , где Ue значение опорного напряжения, 1/С - коэффициент передачи усипителя 2 заряда. При этом напряжение на выходе интегратора 5 повышается (фиг.2). После превышения порогового уровня срабатывания компаратора 6 начинает работать второй переключатель 8. При одно- временной работе обоих переключателей 3 и 8 напряжение на выхрде син- зфонного детектора 11 определяется

2050654

выражением UQ (С.С-)/С Напряжение на выходе интегратора 5 понижается при выполнении условия tT С , После перехода выходным напряжением

5 интегратора 5 порогового уровня срабатывания компаратора 6 по очередному тактовому импульсу генератора 9 запрещается работа второго переключателя 8. Напряжение на выхо10 да интегратора 5 снова повышается до уровня срабатывания компаратора 6 и т.д. В установившемся режиме, когда происходят периодич-еСкий заряд и разряд интегратор 5,. сред15 ние значения токов, протекающих через конденсаторы 1 и 7, равны по абсолютной величине и противоположны по знаку. Аналитическая запись этого условия имеет вид

20 lUoC.fohlU C f.l .

где f , f,. - частоты переключения соответственно переключателей. 3 и 8. Из данного равенства следует, что .i|C,.

25 Таким образом, среднее значение частоты следования импульсов на втором выходе блока синхронизации определяется частотой тактовых импульсов и соотношением емкостей

30 конденсаторов 1 и 7. В преобразовании емкостей конденсаторов 1 и 7 в изменение выходного напряжения интегратора 5 участвуют одни и те же УЗЛЫ. Кроме того, условие равенст- ва средних значений токов через эти конденсаторы соответствует условию равенства изменений выходного напряжения интегратора 5 при разных направлениях интегрирования. Поэто-

40 функция преобразования устройст- . ва не зависит от коэффициентов пе- редачи усилителя 2 заряда, синхронного детектора 11, интегратора 5 и значений опорного напряжения fo и

, порогового уровня срабатывания компаратора 6. Стабильность опорной частоты f обеспечивается применением кварцевого генератора.

Фи2. 2