Устройство для задания сдвига фаз Советский патент 1986 года по МПК G01R25/00 

1

Изобретение относится к приборостроению и может быть использовано в преобразователях сдвига фазы в ко в многофазных источниках питания и Измерительных: устройствах для формирования йигналов с калиброванным фазовъш сдвигом.

Цель изобретения - повышение, точности задания сдвига фаз, за счет исключения погрешности, связанной с неидентичностью характеристик каналов и дискретностью задания фазового сдвига.

На чертеже изображена структур- ная схема устройства.

Преобразователь содержит генератор 1 импульсов, последовательно соединенные делитель 2 частоты, усилитель 3 мощности, фильтр 4 и компаратор 5, последовательно соединенные делитель 6 частоты, усилитель 7 мощности, фильтр 8 и компаратор 9, выходы компараторов 5 и 9 подключены к дешифратору Ю, один выход дешифратора 10 подключен к одному входу элемента ИЛИ 11, а другой выход подключен к одному входу первого элемента И 12, выход которого подключен к другому входу элемента ИЛИ 11 и через инвертор 13 - к одному входу второго элемента И 14, другой вход элемента И 14, счетный вход делителя 2 и один вход третьего элемента И 15 соединены с выходом генератора 1, выход элемента И 14 подключен к счетному ВХОДУ делителя 6, выход элемента ИЛИ 11 подключен к другому входу элемента И 15, выход которого подключен к счетному входу счетчика 16, выход которого подключен к единичному входу триггера 17, выход делителя 2 частоты через формирователь 18 подключен к старшим разрядам первому и второму) делителя 6, выход которого подключен к формирователю 19, прямо выход триггера 17, выход формирователя 19 и выходы разрядов счетчика 16 подключен к блоку 20 элементов И выходы которого подключены к установочным входам младших (остальных разрядов делителя 6, выход формирователя 19 через элемент 21 задержки подключен к установочным входам счетчика 16 и к нулевому входу триггера 17, инверсный выход которого подключен к другому входу элемента И 12.

15048

Рассмотрим работу устройства при- формировании двух ортогональных сигналов.

На выходе генератора 1 вырабатыJ вается непрерьшная последовательность импульсов, которая пос-тупает на вход делителя 2 и через открытый элемент 14 - на вход делителя 6. В установившемся режиме на выхоtO Де делителя 6 формируется низкочастотный прямоугольный сигнал, задер- жанньй по фазе, на 90 относительно аналогичного выходного сигнала делителя 2. После усиления по мощ15 ности эти сигналы поступают на

фильтры 4 и 8, где вьщеляются пер- , вые гармонические составляющие, поступающие на выходы устройства. Компараторы 5 и 9 формируют из вы2Q ходных сигналов фильтров 4 и 8 прямоугольные сигналы (например, путем усиления и ограничения), поступающие на дешифратор 10. Когда на выходе компаратора 5 будет единичный

25 уровень, а на выходе компаратора 9 нулевой, на первом выходе дешифратора 10 формируется единичный уровень который через элемент ИЛИ 11 посту- пает на вход элемента И 15,разрешая прохождение импульсов генератора 1 на вход счетчика 16, емкост,ь которого равна числу импульсов заполнения фазового сдвига Т/4 между выходными сигналами устройства, где Т - пери од выходных сигналов.

35

Импульсы переполнения счетчика 16 устанавливает триггер 17 , подготавливая блок 20 для передачи кода счетчика 16 на установочные

входы младших разрядов делителя 6. К этому времени элемент И 15 закрывается, и все разряды счетчика 16 остаются в состоянии О. По импульсу переполнения делителя 6,

сформированному в формирователе (дифференцирующем элементе) 19, выходной код счетчика 16, состоящий из нулей, и единица триггера 17 поступают на установочные входы

50 младших разрядов делителя 6. Старшие два разряда делителя 6 устанавливаются в единицы выходным сигналом формирователя 18 в момент, отстоящий на Т/4 от нулевого состоя55 ния делителя 2. Этот момент определяется по выходному коду делителя 2 в дешифраторе, входящем в форми- рователь 18.

30

3

Если в результате погрешностей фильтров 4 и 8 фактический сдвиг по фазе между выходными сигналами устройства превьшает заданный, то после переполнения счетчик 16 продолжает счет импульсов.В конце счета в счетчике 16 будет зафиксирован код превьшения фактического фазового сдвига относительно заданного.Выход ным импульсом делителя 6,сформированным в формирователе 19,этот код и единица триггера 17 переписываются в младшие -разряды делителя 6. В результате следуюпщй импульс переполнения делителя 6 будет сформирован раньше на величину кода, полученного в счетчике 16 в конце предыдущего цикла, фаза выходного сигнала фильтра 8 сдвинется вперед и компенсирует имевшуюся погрешность фазового сдвига.

Если фактический сдвиг по фазе между выходными сигналами меньше заданного 90, то после окончания единичного уровня на первом выходе дешифратора 10 появляется единичный уровень на втором выходе дешифратора 10 (на выходах компараторов 5 и 9 единичные уровни). Поскольку при этом счетчик 16 не заполнен, то триггер 17 находится в нулевом состоянии,элемент 12 открывается, а элемент 14 закрьтается; На выходе элемента И 11 сохраняется единичный уровень, поддерживаниций - открытым элемент 15 до переполнения счетчика 16. Когда триггер 17 устанавливается в 1, закрываются элементы 12 и 15, открывается элемент 14. В результате в следзпощем цикле .сигнал фильтра 8 будет задержан по фазе на выявленную в предьщущем цикле величину погрешности, т.е. заданный фазовый сдвиг между выходными сигналами устройства восстанавливается .

Установка счетчика 16 и триггера 1 7 в нулевое состояние производится выходным импульсом формирователя 19, задержанным элементом 21 на время опроса состояний счетчика 16 и триггера I7.

Погрешность задания фаз в предлагаемом устройстве определяется погрешностью неидентичности компараторов 5 и 9 и погрешностью дискретности 2 и / 2 , где k - число разрядов делителя 2 (6}, что значительно мень ше погрешности иеидентичности фипьт2150484

ров 4 и 8.Следовательно, точность предлагаемого устройства повышается.

с Формула изобретения

5

0

5

Устройство для задания сдвига фаз, содержащее первый и второй делители частоты, генератор импульсов, подключенный к счетному входу первого дел/ителя частоты, один выход которого подключен к первому формирователю, выходы старших разрядов первого и второго делителей частоты через первый и второй усилители мощности подключены к первому и второму фильтрам соответственно, отличающееся тем, что, с целью повьш1ения точности задания сдвига фаз, в него введены счетчик, триггер, дешифратор, первый и второй компараторы, первый, второй и третий элементы И, блок элементов И, инвертор, элемент ИЛИ, элемент задержки и второй формирователь, выходы первого и второго фильтров через первый и второй компараторы соответственио подключены к дешифратору, один выход дешифратора подключен к первому входу элемента ИЛИ а другой его выход подключен к первому входу первого элемента И, выход которого подключен к второму входу элемента ИЛИ и через инвертор - к первому входу второго элемента И, второй вход которого соединен с выходом генератора импульсов , а выход подключен к входу второго делителя частоты, выход элемента ИЛИ подключен к первому входу третьего элемента И, второй вход которого соединен с выходом генератора импульсов, а выход подцслючен к счетному входу счетчика, выход которого подключен к единичному входу триггера, выход второго делителя час- . тоты подключен к второму формирователю, прямой выход триггера, выход второго формирователя и выходы счетчика подключены к трем входам блока элементов И, выход которого подключен к устаиовочиым входам младших разрядов второго делителя частоты, выход первого формирователя подключен к установочным входам старших разрядов второго делителя частоты, а выход второго формирователя подключен через элемент задержки к установочным входам счетчика

0

5

0

5

0

5

S1215048в

и к нулевому входу триггера , чей к второму входу первого инверсный выход которого подклю- эх1емента. И.

Изобретение относится к области приборостроения и может быть использовано в преобразователях сдвига фаз в код, в многофазных источниках питания и в измерительных устройствах для формирования сигналов с калиброванным фазовым сдвигом. Целью изобретения является повышение точности задания сдвига фаз, которая достигается за счет исключения по- трешности, связанной с неидентичностью характеристик каналов и дискD ретностью задания фазового сдвига. Устройство содержит генератор 1 импульсов, последовательно соединенные делитель 2 частоты, усилители 3 и 7 мощности, фильтры 4 и 8, компараторы 5 и 9, делитель 6 частоты. Выходы компараторов 5 и 9 подключены к дешифратору 10, один выход которого подключен к одному входу логического элемента (ЛЭ) ИЖ 11 , а другой выход - к одному входу ЛЭ И 12, выход которого подключен к другому входу ЛЭ 11 и через инвертор 13 - к одному входу ЛЭ И 14. Другой вход зтого ЛЭ, счетный вход делителя 2 и один шход ЛЭ И 15 соединены с выходом генератора 1. Выход ЛЭ 11 подключен к другому входу ЛЭ 15, выход которого подключен к счетному входу счетчика 16. Выход счетчика подключен к единичному входу триггера 17. Выход делителя 2 через формирователь 18 подключен к старшим разрядам делителя 6, выход которого подключен к формирователю 19, 1 ип. 10) ГО ел о 4i 00