Преобразователь сдвига фазы в код Советский патент 1984 года по МПК G08C9/00 G01R25/00 

Изобретение относится к автоматик и вычислительной технике, в частноети к устройствам для представления аналоговых величин в дискретной форме. Известен преобразователь сдвига фа зы в код, в котором выходы фазовращателя через аналоговые коммутаторы сое динены с формирователями старт- и стоп-импульсов, а формирователи - с блоком измерения временного интервала, выход которого связан с цифровым вычислительным блоком lj . Однако этот преобразователь сложен и имеет низкое быстродействие, так как требуется дополнительно определит разность фаз между текущим и опорным сигналами и провес- и операцию нахождения поправки. Известен преобразователь сдвига фазы в код, содержащий один коммутато входы которого соединены с источником входных сигналов, а выходы через компараторы подключены к триггеру, выходы триггера через другой коммутатор подключены к управляющему входу элемента И, информационный вход которого соединен с генератором импульсов, а выход подключен к счетчику Недостатком такого преобразователя является низкое быстродействие, вызванное необходимостью двойного измерения разности фаз. Наиболее близким техническим решением к изобретению является преобразователь сдвига фазы в код,содержащий первый и второй коммутаторы, информационные входы которых соединены с источником входных сигналов, а выходы объединены и через компаратор подключены к одним входам первого и второго элементов И, выходы которых подключены соответственно к единичному и нулевому входам триггера, единичный выход триггера подключен к другому входу второго элемента И и к одному входу третьего элемента И, нулевой выход триггера подключен к другому входу первого элемента Ник управляющему входу первого коммутатора, генератор импульсов подключен к другому, входу третьего элемента И, выход которого подключен к счетчику, единичный выход триггера подключен к управляющему входу второго коммутатора З, Недостатком известного преобразовагаля является погрешность йри измерении фазовых сдвигов, , близких к 2i, из-за переходных процессов при коммутации. Целью изобретения является повышение точности преобразователя. Поставленная цель достигается тем, что в преобразователь сдвига фазы в код, содержащий первый и второй коммутаторы, информационные входы которых соединены с источником входных сигналов, а выходы объединены и через компаратор подключены к одним входам первого и второго элементов И, выходы которых подключены соответственно к единичному и нулевому входам триггера, единичный выход триггера подключен к другому входу второго элемента Ник одному входу третьего элемента И, нулевой выход триггера подключен к другому входу первого элемента Инк управляющему входу первого коммутатора, генератор импульсов подключен к другому входу третьего элемента И, выход которого подключен к счетчику, введены фазоинвеотор, третий коммутатор, четвертый, пятый, шестой и седьмой элементы И, регистр, дешифратор и элемент задержки, вход второго коммутатора через фазоинвертор подключен, к третьему коммутатору, выход которого подключен к компаратору, единичный выход триггера подключен к одним входам четвертого и пятого элементов И, выходы разрядов счетчика подключены к регистру, выходы старших разрядов которого подключены к дешифратору, один и другой выходы дешифратора подключены к другим входам соответственно четвертого и пятого элементов И и к одним входам шестого и седьмого элементов И соответственно, выходы четвертого и пятого элементов И подключены к упраьляющим входам второго и третьего коммутаторов соответственно, выход второго элемента И подключен к управляющему входу регистраи через элемент задержки - к установочным входам младших разрядов счетчика и к другим входам шестого и седьмого элементов И, выходы которых подключены к установочным входам старшего разряда счетчика. На чертеже представлена функциональная схема преобразователя. Преобразователь содержит коммутаторы 1-3, выходы которых через компаратор подключены к входам элементов И 5 и 6. Выходы элементов И 5 и 6 подключены к установочным входам триггера 7, одиночный и нулевой выходы которого подключены к другим входам элементов И 5 и 6. Кроме того, нулевой выход триггера 7 подключен к управляющему входу коммутатора 1, а единичный выход подключен к входам элементов И 8-10. Вход элемента И 10 подключен к генератору 11 стабильной частоты, а выход - к счетному входу счетчика 12. Выходы счетчи ка 12 подключены к входам регистра 13, выходы двух старших разрядов которого подключены к дешифратору 14. Вьгходы дешифратора подключены к другим входам элементов И 8 и 9, выходы которых соединены с управляющими входами коммутаторов 2 и 3. Выходы дешифратора 14 подключены к одним входам элементов И 15 и 16, выходы которых соединены с установочными вх дами старшего разряда счетчика 12, а другие входы элементов И 15 и 16 соединены с шиной обнуления остальны разрядов счетчика 12 и через элемент 17 задержки подключены к шине записи регистра 13, к выходу элемента И 6. Входы коммутаторов 1 и 2 подключены к источнику опорного Uf и сдвинутог по фазе Ug напряжений, а вход комму татора 3 через фазоинвертор 18 подключен к источнику сдвинутого по фазе ч напряжения. Преобразователь работает следующим образом. Положительный разрешающий потенциал с нулевого выхода триггера 7 отпи рает элемент И 5 и коммутатор 1. Элементы 6,8,9 и 10 заперты запрещающим потенциалом с единичного выхода триггера 7. В момент перехода через нуль напряжения U от отрицательного к положительному компаратор 4срабатывает и выдает короткий импульс, который через открытый элемен 5поступает на единичный вход тригге ра 7 и перебрасывает его в положение 1. Элементы 6 и 10 открываются и импульсы от генератора 11 начинают заполнять счетчик 12. Одновременно H пряжение Ut отключается и открывает ся один из элементов 8 или 9, которы включает один из коммутаторов 2 или 3. На вход компаратора 4 поступает напряжение U2 или через фазоинверто 18 инвертированное напряжение U В момент времени, соответствующий переходу через нуль от отрицательного к положительному этого напряжения омпаратор -4 выдает второй импульс, оторый проходит через открытый элеент 6 на нулевой вход триггера 7 и еребрас ьает его в исходное положеие 0. Элементы 6 и 10 при этом закрыаются и прекращается поступление имульсов на счетчик. Одновременно имульс с выхода элемента 6 производит апись кода счетчика 12 в регистр 13 через элемент 17 задержки обнуляет четчик 12 и устанавливает в исходное остояние старший разряд счетчика 12. В зависимости от состояния двух тарших разрядов регистра 13 возбуадатся один из выходов дешифратора 14. сли код на старших разрядах соответтвует Ю или 01, то возбуждается одна выходная шина, если 00 или 11, то возбуждается другая выходная шина. Так как наличие единицы в двух старших разрядах регистра 13 означает, что фазовый сдвиг между Uj и и2 больше 270 , а наличие нулей в Двух старших разрядах означает, что Фазовьй сдвиг между U, и Ug меньше 90, следовательно, если возбуждается одна выходная шина дешифратора 14, то сдвиг фаз между Ut . и U находится в интервале 270°. В этом случае открывается элемент 8 и положительньй разрешающий потенциал поступает на управляющий вход коммутатора 2 и открывает его. Если возбуждается другая выходная шина дешифратора 14, то. сдвиг фаз между и Jl находится в пределах (f 90 или . В этом случае открывается элемент 9 и положительный разрешающий потенциал поступает на управляющий вход коммутатора 3 и открывает его, а на вход компаратора поступает напряжение L12 через фазоинвертор 18, где происходит фазовый сдвиг Uj на 180. В обоих случаях коммутируемые напряжения сдвинуты между собой на угол, не меньше 90 . Когда фазовый сдвиг между U| и И находится в интервале 90° «: ср 270 и возбуждается одна выходная шина дешифратора 14, то открывается элемент 16 и импульс с выхода элемента 6 устанавливает в О старший разряд счетчика 12. Когда, же фазовый сдвиг между U, и 1) становится меньше 90 или больше 270 и возбуждается другая выходная шина дешифратора 14, то открывается элемент 15 и импульс с выхода элемента 6 устанавливает в 1 старший разряд счетчика 12, т.е. к измеряемой фазе в начале измерения прибавляется 180. После заполнения счетчика 12 импульсами генератора 11 на выходе этого счетчика будет код, пропорхщональный значению сдвига фаз Cf +360°. Если чис -по разрядов счетчика 12 соответствует 360 , то его показание в конце измерения будет пропорционально сдвигу фая. (Я . В качестве коммутатора в npe-i образователе можно использовать коммутатор напряжения постоянного и переменного тока К284КН1, который допускает частоту входного сигнала до 80 кГц. Преобразователь устроен так, что измеряемый сдвиг фаз- находится всегда в интервале 90 : q i 270 и, следовательно, полностью исключает погрешность из-за влияния переходных процессов при коммутации.

ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗЫ В КОД, содержащий первый и второй коммутаторы, информационные входы которых соединены с источником входных сигналов, а выходы объединены и через компаратор подключены к одним входам первого и второго элементов И, выходы которых подключены соответственно к единичному и нулевому входам триггера, единичный выход триггера подключен к другому входу второго элемента И и к одному входу третьего элемента И, нулевой выход триггера подключен к другому входу первого элемента И и к управляющему входу первого коммутатора, генератор импульсов подключен к другому входу третьего элемента И, выход которого подключен к счетчику, отличающийся тем, что, с целью повыщения точности преобразователя, в него введены фазоинвертор, третий коммутатор, четвертый, пятый, шестой и седьмой элементы И, регистр, дешифратор и элемент задержки, вход второго коммутатора через фазоинвертор подключен к третьему коммутатору, выход которого подключен к компаратору, единичный выход триггера подключен к одним входам четвертого и пятого элементов И, выходы разрядов счетчика подключены к регистру, выходы старших разрядов которого подключены к дешифратору, один и другой выходы дешифратора под(Л ключены к другим входам соответственно четвертого .и пятого элементов И и CZ к одним входам шестого и седьмого элементов И соответственно, выходы четвертого и пятого элементов И подключены к управляющим входам второго и третьего коммутаторов соответственно, выход второго элемента И под ел ключен к управляющему входу регистра и через элемент задержки - к установочным входам младших разрядов счет35 ел чика и к другим входам шестого и седьмого элементов И, выходы которых подключены к установочным входам старшего разряда счетчика.