Устройство синхронизации импульсов Советский патент 1986 года по МПК H03K5/135 

Изобретение относится к импульсной технике и предназначено для использования в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение надежности и расширение функциональных возможностей путем получения дополнительных, укороченных по длительности импульсов.

На фиг.1 приведена электрическая функциональная схема устройства; на фиг,2 - временные диаграммы, поясняющие его работу.

Устройство синхронизации импульсов содержит первый, второй, третий четвертый, пятый элементы 1.,2,3,4, 5 И-НЕ, триггер RS-типа, состоящий из шестого и седьмого элементов 6 и 7 И-НЕ, первый вход первого элемента I И-НЕ соединен с входной шиной 8, второй - с выходом второго элеме та 2 И-НЕ, первый вход которого соединен с первой выходной шиной 9 и с выходом первого элемента 1 И-НЕ, третий вход которого соединен с первым входом третьего элемента 3 И-НЕ второй вход которого соединен с вто рой выходной шиной 10 и с выходом четвертого элемента 4 И-НЕ, первый вход которого соединен с выходом третьего элемента 3 И-НЕ и с третьей выходной шиной I19 второй вход - с выходом первого элемента } И-НЕ и с первым входом пятого элемента 5 И-НЕ, второй вход которого соединен с четвертым входом первого элемента И-НЕ и с выходом шестого элемента 6 И-НЕ, первый вход которого соединен с выходом пятого элемента 5 И-НЕ, второй вход - с входной шино 8 и с первым входом седьмого элемента 7 И-НЕ, второй вход которого соединен с выходом второго элемента 2 И-НЕ, второй вход которого соединен с выходом седьмого элемента 7 И- НЕ, третий вход - с третьим входом первого элемента 1 И-НЕ, и с шиной 12 тактовых импульсов.

Устройство синхронизации импульсов ра Зотает следующим образом.

В исходном состоянии на выходах элементов 1,2,3,6,7 (фиг.2&, ,е,,о у}эовень логической единицы, а на выходах элементов 4 и 5 (фиг.2,ж)- уровень логического нуля.

Если на шине 8 будет действовать единичный уровень (см. фиг.26), то срабатывает элемент 7, на выходе ко

торого имеет место нулевой уровень (фиг,2п), при этом на выходе элемента 2 - уровень логической единицы (фиг.2е).

При появлении на шине 12 (фиг.2а) единичного уровня на выходе элемента 1 имеет место нулевой уровень (фиг.2), при этом на выходе элементов 4 и 5 - единичные уровни (фиг.2г, К).

Единичный уровень на выходе элемента 5 изменяет состояние на выходе элемента 6, при этом на его выхо де имеет место единичный уровень

(фиг.2&), которьй устанавливает.элемент 1 в исходное состояние. Единичный уровень на выходе элемента 4 (фиг,2) изменяет состояние элемента 3, на выходе которого нулевой уровень (фиг.2:).

По срезу импульса на шине 12 (фиг,2а) элемент изменяет свое состояние, на выходе которого единич- ный уровень, возвращаюпщй элемент 2

(фиг.2) в исходное состояние,

Таким образом, при появлении еди-. ничного уровня на шине 8 на выходе элемента 4 (фиг.2е) выделяется полный тактовый импульс, а на выходе

элемента 1 (фиг.2(|) импульс длительность которого 3t ), где t - время распространения сигнала в одном элементе И-НЕ. При нулевом уровне на шине 8 на выходе элементов 6 и 7

единичные уровни (фиг.2&,ц). Единичный уровень на выходе элемента 1 ус- танавливает элемент 5 в нулевое состояние. Другие изменения в схеме не произойдут и тактовые импульсы не выделятся. Если на шине 8 имеет место нулевой уровень до действия тактового импульса, то спад входного импульса вызовет возвращение в исходное состояние элементов 6 и 7, на выходах которых единичные уровни. Единичный уровень на выходе элемента 6 вызовет появление нулевого уровня на выходе элемента 5, - на выходе элемента 7 - нулевой уровень на выходе

элемента 2, который блокирует элемент до окончания импульса синхронизации.

По срезу импульса на шине 12 элемент 2 возвращается в исходное состояние,, единичный уровень которого разблокирует элемент 1. Кроме того, срез импульса по шине 12 возвращает элемент 3 в исходное состояние, что

вызывает возвращение в исходное состояние элемента 4.

Таким образом, если на шине 8 имеет место единичный уровень до фронта импульса на шине 12, независимо от того, когда на шине 8 имеет место уровень логического нуля после фронта импульса на шине 12, на выходе элемента 4 будет выделен полный импульс, поступающий на шину 12, а на выходе элемента 1 - укороченный импульс длительностью 3 t.

Если импульс на шине 8 изменится с нулевого уровня на единичный между фронтами двух соседних импульсов на шине 12, то импульсы с шины 12 выделены не будут, поскольку при нулевом уровне на шине 8 от фронта импуль са с шины 12 срабатывает элемент 2, на выходе которого нулевой уровень, который, в свою очередь, блокирует элемент 1. По срезу импульса с шины 12 элемент 2 возвращается в исходное состояние. При этом, если на шине 8 имеет место единичный уровень, то по срезу импульса с шины 12 срабатывает элемент 7, на выходе которого уровень логического нуля, а когда на шине 8 имеет место нулевой уровень, то на выходе элемента 7 имеет место единичный уровень.

Таким образом, вьщеляют полный и укороченный по длительности тактовые импульсы и при нулевом уровне на шине 8 импульсы с шины 12 выделены быть не могут. Формула изобретения

Устройство синхронизации импульсов, содержащее четыре элемента

И-НЕ, первый вход первого из которых соединен с выходом второго элемента И-НЕ, первый вход которого соедине с первой выходной шиной и о выходом

первого элемента И-HEj второй вход которого соединен с первым входом третьего.элемента И-НЕ, выход которого соединен с первым входом.четвертого элемента И-НЕ, выход которюго Соединен с второй выходной шиной, триггер, шину тактовых импульсов и входную шину, отличающее- с я тем что, с целью повышения надежности и рдсширения функциональных

возможностей путем получения дополнительных, укороченных по длительности, импyльcoвj в него введены пятый элемент И-НЕ, а триггер RS-типа состоит из шестого и седьмого элементов И-НЕ, третья выходная шина, которая соединена с выходом третьего элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ, второй вход которого

соединен с выходом первого элемента И-НЕ, с первым входом шестого элемента И-НЕ, а выход седьмого элемента И-НЕ соединен с третьим выходом первого элемента И-НЕ, первьй вход с четвертым входом первого элемента И-НЕ, с входной шиной и с первым входом пятого элемента И-НЕ, второй вход которого соединен С выходом второго элемента И-НЕ, второй вход которого соединен с выходом цятого элемента И-НЕ, третий вход - с вторым входом первого элемента И - НЕ и с шиной тактовых импульсов.

Составитель Т.Соколова Редактор М.Товтин Техред Г.Гербер Корректор В. Синицкая

2295/56

Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раупгская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фмг.2

Изобретение может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - повьшение надежности и расширение функциональных возможностей. Устройство содержит элементы 1,2,3,4, 5,6,7, Н-НЕ, причем элементы 6,7 И-НЕ образуют RS-триггер, входную шину 8, выходные шины 9,10,11, шину 12 тактовых импульсов. Повышение надежности достигается за. счет введения элементов 5,6,7 И-НЕ, а расширение функгщональных возможностей достигается за счет выделения не только полного по длительности импульса, но и укороченного, снимаемых с выходных шин 10,9. 2 ил. 120 О 9 (Л Фиг.1