Цифровой частотомер Советский патент 1986 года по МПК G01R23/00 

Изобретение относится к электроизмерительной технике и может быть использовано для измерения частоты и периода исследуемого сигнала с повышенной точностью и помехоустойчивостью.

Целью изобретения является повышение точности и помехоустойчивости измерения частоты и периода исследуемого сигнала без увеличения времени измерения.

На чертеже представлена структурная схема частотомера.:

Устройство содержит первьй формирователь 1 импульсов, первую схему Й2, делитель 3 частоты, триггер 4 управления, реверсивньй счетчик 5, вторую схему И 6, триггер 7 запуска, третью схему И 8, дешифратор 9, сумматор 10, регистр 11 памяти, индикатор 12, счетчик 13, генератор 14 образцовой частоты, второй формирователь 15 импульсов.

Первый формирователь 1 т-мпульсов, вход которого является входом частотомера, через последовательно соединенные первую схему И 2, делитель 3 частоты и триггер 4 управления подключен к управляющему входу реверсив Иого счетчика 5 и одновременно через вторую схему И 6 соединен с суммирующим входом реверсивного счетчика,, второй вход второй схемы И 6 соедине с вторым выходом делителя 3 частоты, а второй вход первой схемы И 2 подключен к выходу триггера 7 запуска и одновременно к первому входу третьей схемы И 8, а первый вход триггера 7 запуска подключен к входу запуска частотомера, второй вход триггера 7 запуска соединен с вькодом дешифратора 9, вход которого подключен ,к выходу реверсивного счетчика 5 и одновременно через последовательно со-- единенные сумматор 10, регистр 11 памяти подключен к индикатору 12 и второму входу сумматора 10, второй выход которого .через счетчик 13 соединен с вторым входом индикатора 12, а генератор 14 образцовой частоты через второй формирователь 15 импуль сов подключен к второму входу третье схемы И 8, выход которой соединен с вторым входом регистра 11 памяти.

Устройство работает следующим образом.

Входной сигнал, период которого необходимо;измерить, поступает на первьй формирователь 1, на выходе ко

0

торого образуется поток импульсов, соответствующих моментам перехода сигнала через нулевой уровень с положительной производной. Эти импульсы поступают на вход схемы И 2. Одновременно на вход схемы И 8 поступают импульсы с выхода второго формирователя 15 импульсов, на вход которого поступает сигнал от генератора 14 образцовой частоты. По сигналу запуска триггер 7 запуска переводится в единичное состояние, которое воздействуя на схемы И 2 и 8, выполняющие функции ключей, раз решает прохождение

5 сформированных сигналов в последующие цепи. Триггер 4 находится в исходном состоянии 1, которое включает реверсивньй счетчик 5 в режим суммирования и открывает ключ, выпел20 ненньй на схеме И 6. Импульсы сигнала с выхода формирователя 1 поступают через открытую схему И 2 на вход делителя 3 частоты. На первом выходе делителя появляются импульсы через п/3, а на второй выход Поступают

25

0 Л

5

0

5

5

импульсы с периодом повторения, соответствующим времени корреляции случайного процесса, присутствующего на входе измерителя, и для случая

TX каждьй импульс входного сигнала поступает через открытую схему И 6 на суммирующий вход реверсивного счетчика 5. Первьй же импульс входного сигна/ia устанавливает реверс ш- ньй счетчик в состояние 1, которое действует на входе сумматора 10. Первьй импульс, сформированньй в формирователе .15 от сигналов генератора. 14 образцовой частоты, прошедших через от- крытую схему И 8 после импульса сигнала,обеспечивает запись в регистр 11 памяти результата суммирования состояния реверсивного счетчика 5 с кодом регистра 11. Результат суммирования по каждому импульсу, поступающему с выхода схемы , записывается с выхода сумматора 10 в регистр 11, поэтому с каждым импульсом образцовой частоты содержимое регистра 11 памяти увеличивается на единицу, тем самым реализуется накапливающее суммирование результата измерения первого периода. При поступлении на реверсивньй счетчик 5 второго импульса исследуемого сигнала на выходе устанавливается код 2, и с каждым импульсом, поступившим от схемы И 8, содержимое регистра 11 памяти увеличивается на 2. После поступления на реверсивньй счетчик

5 i-го импульса сигнала состояние регистра 11 памяти увеличивается на i с каждым импульсом, поступившим от схемы И 8.

После поступления импульса вход- кого сигнала под номером п/3 появляется импульс на первом выходе делителя 3 частоты и триггер 4 управления устанавливается в состояние О. Схема И 6 закрыта и состояние реверсив- ного счетчика 5, на выходе которого к этому моменту времени устанавливается код, соответствующий п/3, постоянное на протяжении всей последующей серии импульсов входного сиг- нала, также равной п/3. Содержимое регистра 14 памяти увеличивается с - каждым импульсом образцового генератора на п/З, а импульсы сигнала переноса сумматора 10 подсчитываются счетчиком 13.

При появлении на выходе делителя 3 частоты импульса сигнала под номером 2п/3 на выходе триггера 4 устанав - ливается состояние 1 и схема И 6 открывается, а реверсивный счетчик 5 переводится в режим вычитания и с каждым последующим импульсом исследуемого сигнала его состояние уменьшается на единицу. В результате и содержимое регистра 11 памяти увеличива- ется с меньшим весом, соответствующим состоянию реверсивного счетчика 5 по каждому импульсу с выхода схемы И 8. При поступлении на ревер-: сивньй счетчик 5 п-го импульса исследуемого сигнала он устанавливается в нулевое состояние и содержимое регистра 11 памяти не изменяется, а на выходе дешифратора 9 по нулевому состоянию реверсивного счетчшса 5 появляется сигнал, который переключает триггер 7 запуска в исходное . состояние а схемы И 2 и 8 закрыты. На этом цшсл измерения заканчивается. В счетчике 13 зафиксировано число сигналов переноса сумматора 10, при

Редактор Н. Швыдкая

Составитель Е.. Соловьев Техред В.Кадар

Заказ 4119/44

Тираж 728

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

s 10 5 0

5 о . .

5

чем в регистре 11 памяти фиксируются младшие, а в счетчике 13 старшие разряды числа, пропорционального среднему значению периода исследуемого сигнала, которые поступают в блок 12 индикации.

Формула изобретения

Цифровой частотомер, содержащий генератор образцовой частоты, первый . формир.ователь импульсов, делитель частоты и последовательно соединенные реверсивный счетчик, сумматор, регистр памяти и индикатор, вход которого подключен к второму входу сумматора, второй выход которого череэ счетчик соединен с вторым входом индикатора, отличающийся тем, что, с целью повьшёния точности и помехоустойчивости без увеличения времени измерения, в него введены второй формирователь импульсов, три схемы И, триггер запуска, триггер управления и дешифратор, при этом вход частотомера подключен к входу первого формирователя импульсов, выход которого через последовательно соединенные первую схему И, делитель частоты и триггер управления подключен .к управляющему входу реверсивного счетчика и через вторую схему И соединен с его суммирующим входом, второй вход второй схемы И соединен с вторым выходом делителя частоты, а второй вход первой схемы И подключен к выходу триггера запуска и к первому входу третьей схемы И, пер вьй вход триггер а за:пуска является входом запуска частотомера, а второй вход триггера запуска соединен -с выходом дешифратора, вход которого под-- ключен к выходу реверсивного счетчика а генератор образцовой частоты через второй формирователь импульсов подключен к второму входу третьей схемы И, выход которой соединен с вторым входом регистра памяти.

Корректор Г. Решетник

Подписное

Изобретение относится к электроизмерительной технике. Может быть использовано для измерения частоты и периода исследуемого, сигнала с повышенной точностью и помехоустойчивостью. Целью изобретения является повьпиение точности и помехоустойчивости измерения частоты и периода исследуемого сигнала без увеличения времени измерения. В устройство, содержащее генератор образцовой частоты 14, формирователь импульсов 1, делитель частоты 3, реверсивный счетчик 5, сумматор 10, регистр памяти 11, индикатор 12, счетчик 13, введены формирователь импульсов 1.5, схемы И 2, 6, 8, триггер запуска 7, триггер управления 4, дешифратор 9, что позволило достигнуть поставленную цель. После поступления на реверсивный счетчик 51-го импульса, сигнала состояние регистра (РП) памяти 11 будет увеличиваться на i с каждым импульсом, поступившим от схемы И 8.- При поступлении импульса сигнала под номером 2п/3 реверсивный счетчик 5 будет переведен в режим вычитания. В результате и содержимое РП будет увеличиваться с меньшим весом. При поступлении на реверсивный счетчик 5 п-го импульса исследуемого сигнала он установится в нулевое состояние и содержимое РП не будет изменяться. 1 ил. Q О) |