Преобразователь с частотно-широтно-импульсным управлением Советский патент 1986 года по МПК H02M7/538 

Изобретение относится к преобразовательной технике и может быть использовано при разработке устро,йств автоматического управления различных радиотехнических устройств с час- тотно-широтно-импульсным управлением.

Целью изобретения является повышение Надежности в работе схемы при малом значении постоянной времени интегратора.

На чертеже показана принципиальная электрическая схема преобраэрва теля.

Преобразователь содержит интегратор 1 на операционном усилителе (ОУ)2 с конденсатором обратной связи

3,включенным между выходом ОУ и его инвертирующим входом, который соединен с входным выводом преобразователя

4.Импульсньй усилитель мощности состоит из двзпс составных транзисторов

5 и 6, силовые транзисторы 7 и 8 которых (разного типа проводимости) включены последовательно и эмиттерами подключены к разнополярйым выводам 9 и 10 источника питания, эмиттеры управляющих транзисторов 11 и 12 с проводимостыо, обратной проводимости сило1вых транзисторов, под}слю чены к общему вьгооду преобразователя, база управляющего транзистора 11 подключена через резистор 13 к выходу интегратора 1 и к катоду диода 14, анод которого соединен с общим выводом схемы, а база управляищего транзистора 12 подключена через резистор 15 к выходу интегратора 1 и к аноду диода 16, катод которого соединен с общим вьтодом схемы, Точка соединения коллекторов силовых транзисторов образует выходной вывод преобразователя 7, который через резистор 18 подключен к инвертирующему входу интегратора, а через две цепочки 19 и 20 обратной связи подключен к базам- управляющих транзисторов il и 12, причем каждая цепочка состоит из двух резисторов 21 и 22 (23, 24) , соединенных последовательно, один из которых зашунтирован диодом 25(26) таким образом, что анод шунтирукщего диода 25 соединен с базой управляющего транзистора П, я катод шунтирукяцего диода 26 соединен с базой управляющего транзистора 12,

Преобразователь работает следующим образом.

При нулевом входном сигнале преобразователя; который поступает на инвертирующий вход ОУ 2, в момент включения преобразователя транзисторы верхнего плеча 1 i и 7 илИ нижнего плеча 12 и 8 импульсного усилителя мощности за счет положительной обратной связи, осуществляемой через цепочки 19 или 20, переходят в открытое состояние. Другое плечо - в закрытое, так как на входе усилителя мощности стоят транзисторы- различной проводимости.

Пусть для определенности в момент включения преобразователя открывает- ся верхнее плечо усилителя мощности. Тогда на интегратор поступает сигнал положительной полярности. На выходе интегратора при этом начинает расти сигнал отрицательной полярности. Это приводит к уменьшению суммарного положительного сигнала интегратора и выхода усилителя мощности на базах управляющих транзисторов П и 12, причем положительный сигнал с выхода усилителя мощности на базу управляющего транзистора верхнего плеча пос- TjmaeT через резисторы 21 и 22, а на базу управляющего транзистора нижнего плеча - через резистор 24 и шун- тирукщий диод 26, Параметры цепочки, составленной из резистора 24 и диода 26, подобраны так, что даже при I

максимальном отрицательном сигналу на выходе интегратора будет осуществляться надежное запирание управляющего транзистора нижнего плеча до тек пор, пока не закроется силовой транзистор 7 верхнего плеча. Уменьшение сигнала на базах транзисторов Н и 12 повлечет за собой запирание транзистора 11, а затем силового транзистора 7, отчего произойдет смена знака сигнала на базах управляющих транзисторов II и 12 и соответственно запирание верхнего плеча и отпирание нижнего плеча усилителя мощности, а значит, и смена знака входного сигнала интегратора. Сигнал отрицательной полярности на выходе интегратора начинает уменьшаться, а при переходе через ноль увеличивается сигнал положительной полярности. Это приводит к тому, что базовые сигналы транзисторов П и 12, имеющие отрицательную полярность, начнут уменьшаться, причем отрицательный сигнал с выхода

усилителя мощности на базу запертого управляющего транзистора и верхнего , плеча поступает через цепочку, состав- леиную из резистора 22 и шунтирующего диода 25,параметры KOTopoi подобраны таким образом, что даже при максимальном положительном сигнале на выходе интегратора будет осуществляться надежное запирание управляющего транзистора П до тех пор, пока не закроется силовой транзистор 8 нижнего пяеча. Отрицательный сигнал с выхода усилителя мощности на базу открытого управляющего транзистора 12 нижнего плеча поступает через резисторы 23 и 24. Уменьшение базовых сигналов, имеющих отрицательную полярность, влечет за собой запирание транзистора 12, а затем силового

отрицательный сигнал, что влечет за собой запирание этого транзистора, затем и силового транзистора 7, На базе закрытого в зтот момент управ5 ляющего транзистора 12 суммарный си нал выхода интегратора и выхода пре образователя 17 будет положительный поскольку параметры цепочки (резист 24, диод 26) выбраны так, что при

10 открытом силовом транзисторе верхне го плеча положительный сигнал с выхода преобразователя 17 через цепо ку будет превышать максимальный отрицательный сигнал с выхода интегра

15 тора и тем самым будет обеспечивать дозапирание управляющего tpaнзиcтop 2 нижнего плеча до тех пор, пока с ловой транзистор 7 полностью не зак роется, т.е. пока потенциал на выхо

транзистора 8, отчего снова происхо- преобразователя не станет равен

дит смена знака сигналов на базах, транзисторов 11 и 12 и верхнее плечо опять открывается, а нижнее закрывается. Наличие положительной обратной связи приводит к тому, что отпирание и запирание каждого из плеч УМ носит импульсный характер.

Таким образом, при нулевом входном сигнале преобразователя на выходе ин

тегратора будет сигнал треугольной формы, а на выходе преобразователя симметричные импульсы, при условии что транзисторы 11 и 12 либо оба кремниевые, либо оба германиевые, чтобы сигнал на базах этих транзи торов, при котором начинается запирание каждого из плеч усилителя моности, был бы одинаков.

При подаче входного сигнала на преобразователь на выходе его буде меняться скважность и частота импульсов .

Рассмотрим работу преобразовате при малом значении постоянной врем

ни интегратора. В этом случае сигн

на выходе интегратора практически скачком меняет свою полярность при подаче сигнала на его вход.

Пусть для определенности открылось

Формула изобретения

Преобразователь с частотно-широт- верхнее плечо. На выходе интегратора 50 но-импульсным управлением, содержаначинает згменьшаться сигнал положительной полярности. Если в этот момент на вход операционного усилителя 2 поступает положительный сигнал, на выходе интегратора появляется скачок отрицательной полярности. На базе открытого управляющего транзистора 1 1 верхнего плеча появится суммарный

отрицательный сигнал, что влечет за собой запирание этого транзистора, а затем и силового транзистора 7, На базе закрытого в зтот момент управляющего транзистора 12 суммарный сиг нал выхода интегратора и выхода преобразователя 17 будет положительный, поскольку параметры цепочки (резистор 24, диод 26) выбраны так, что при

открытом силовом транзисторе верхнего плеча положительный сигнал с выхода преобразователя 17 через цепочку будет превышать максимальный отрицательный сигнал с выхода интегратора и тем самым будет обеспечиваться дозапирание управляющего tpaнзиcтopa 2 нижнего плеча до тех пор, пока силовой транзистор 7 полностью не закроется, т.е. пока потенциал на выходе

5

0

5

0

нулю, суммарный сигнал на базе управляющего транзистора станет отрицательной полярности, что повлечет за собой его отпирание, а затем и отпирание силового транзистора 8. При открытом нижнем плече в момент подачи сигнала на вход операционного усилителя 2 схема работает аналогично с той лийь разницей, что дозапирание закрытого управл яющего транзистора верхнего плеча происходит через цепочку 19 (резистор 22, шунтирующий диод ) .

Таким образом, наличие цепочек 20 обеспечивает отпирание одного плеча только после того, как закроется другое не только при нулевом .входном сигнале, но и при любом входном сигнале при малой постоянной времени интегратора.

Изобретение позволяет повысить надежность работы схемы при малой постоянной времени интегратора за счет полного исключения протекания сквоз

щий операционный усилитель, выполненный по схеме интегратора, усилитель мощности на двух составных транзисторах, силовые транзисторы которых разного типа проводимости включены последовательно и эмиттерами подключены к разнополярным вьшодам источника питания, эмиттеры управ-

5 12528876

ляющюс транзисторов с проводимостью,соединен с базой первого управляюобратной проводимости силовых тран-щего транзистора, а анод другого - с

зисторов, подключены к общему вьтодубазой второго управляющего транзиспреобразователя, при этом точка сое-тора, а другие выводы диодов соедидинения коллекторов силовых транзис-j йены с общим вьгаодом преобразователя,

торов образует выходной вьгоод преоб-выходной вьшод которого через две церазователя, который через резисторпочки обратной связи, каждая из котоподклйчен к входу интегратора, обра-рых состоит из двух резисторов, соезующему управляющий вход преобразова-диненных последовательно, и шунтирутеля, отличающийся тем,to кяцего диода, подключен к базам соотчто, с целью повьшения надежностиветствующих управляющих транзисторов,

его в работе при малом значении пос-причем каждый резистор, один вьюод

тоянной времени интегратора, в негокоторого соединен с базой, зашунтивведены два резистора, соединяющихрован диодом так, что анод одного диода

соответствующие базы управляющих15 соединен с базой первого управляющего

транзисторов с выходом интегратора,транзистора,а кагод другого диода - с

два диода, катод одного из которыхбазой второго управлякщего транзистора.

Изобретение относится к элпкт- ронике и используется в системах управления преобразователей напряжения, 18 Цель изобретения - повьшение надежности в работе схемы при малом значении постоянной времени интегратора. Устр-во содержит интегратор 1 на операционном усилителе 2, преобразователь 4, импульсный усилитель мощности на составчьгх транзисторах 5, 6. Введение резисторов 22, 24 и диодов 25, 26 в цепи обратной связи 19, 20, подключенных к базам управляющих транзисторов 11, 12 обеспечивает их надежное запирание до окончательного запирания силовых транзисторов. Наличие положительной обратной связи приводит к импульсному характеру процесса запирания и отпирания транзисторов . 1 ил. с € (Л