Устройство индикации измерительного прибора Советский патент 1986 года по МПК G01R19/00 

Изобретение относится к измерительной технике, а точнее к конструкции .узлов дискретно-аналогового отображения результатов измерения, представленных кодированным сигналом с неполной старшей декадой, и может быть использовано при создании щитовых узкопрофильных приборов со световой шкалой. Цель изобретения - повышение оперативности визуального контроля индицируемой величины, представленной 2 1/2-декадным кодом. На чертеже.представлена структурная схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 преобразователи кода в единичный код, блок 3 контроля четности блок 4 суммирования единичных кодов, преобразователь 5 кода в единичный позиционный, блок 6 коммутаторов, блок .7 группирования чисел, дискретно-аналоговый индикатор (ДАЙ) 8, двшифратор 9, преобразователь 10 единичного позиционного кода в единичный и тактовый генератор 11„ Вход преобразователя 1 соединен с первой вхЬдной шиной 12, а вход преобразователя 2 и вход блока 3 с второй входной шиной 13. Первый вход блока 4 суммирования подключен к третьей входной шине 14, а второй вход - к выходу преобразователя 2. Первый вход блока 6 соединен с выходом преобразователя 5, а второй вход с входом блока 7, входом преоб) теля 5 и выходом блока 4. Первый вхо дешифратора 9 подключен к выходу пре образователя 1, второй вход - к выходу блока 7, третий вход - к выходу блока 3, а выход - к входу преобразо вателя 10. Первый и второй входы ДАЙ 8 соединены с выходами блока 6 и пре образователя 10, управляклцие входы которых подключены к выходу тактового генератора 11. Устройство работает следукяцим образом. На входные шины 12 - 14 устройства поступает двоичный код семисегмен ного цифрового индикатора, содержащи информацию 2 1/2-десятичных разря;. дах числа, подлежащего отображению. Код младшего десятичного разряда поступает на входную шину 12 и обрабатывается преобразователем-1, код среднего десятичного разряда поступа ет на входную шину 13 и обрабатьшает 1 52 ся преобразователе.м 2 и блоком 3-контроля четности, а код неполного старшего десятичного разряда - на входную шину 14 и обрабатывается блоком 4 суммирования. На выходе преобразователя 1 формируется единичный код числа младшего разряда, а на выходе преобразователя 2 - единичный код числа среднего десятичного разряда. На выходе блока 3 устанавливается единичный логический уровень при четном числе в среднем д(сятичном разряде входного кода. Блок 4 выполняет сложение кода числа среднего десятичного разряда, поступающего с четных выходов преобразователя 2, и числа старшего десятичного разряда с соответствуюш 1м удельным весом. На выходе блока 4 формируется единичный код суммы. Выходные сигналы преобразователя 2 подаются на входы блока 4 суммирования с единичным удельным весом, а код старшего десятичного разряда ;на входы блока 4 с общим удельным ве;сом больше единицы. Единичный код суммы с выхода блока 4 поступает на входы преобразователя 5 единичного кода в единичный позиционный, на второй вход блока 6 коммутаторов и на вход блока 7. На выходе преобразователя 5 формируется единичный позиционный код , которьй поступает на первый вход блока 6. На выходе блока 7 группирования чисел устанавливается логическая единица при поступлении на вход чисел О, 1, 4, 5, 8, 9,..., 4k, 4k -н 1 и логический нуль поступлении чисел 2, 3. 6. (7, 4k + 2, 4k + 3,где k О, 1, J Дешифратор 9, на входы которого подаются единичный код числа младшего десятичного разряда, сформированный на четных выходных шинах преобразователя 1, информация о четности числа среднего десятичного разряда с выхода блока 3 и логический уровень с выхода блока 7, формирует единичный позиционный код числа, которое испольдуется для возбуждения матрицы ДАЙ 8 по младшим разрядам. Сигналы преобразователя 1 образуют группу потенциалов младших разрядов, а сигналы блоков 3 и 7 - группу потенциалов старших разрядов дешифратора 9. Преобразователь 10 трансформирует единичный позиционный код с выхода дешифратора 9 в единичный код, а при поступлении потенциала логической единицы с выхода тактового генерато ра 11 - в код Все единицы. Кроме того, импульсы тактового генератора 11, имеющие скважность 2, одновреме но поступают на управляющий вход бл ка 6. Возбуждение ДАЙ 8 происходит соответствии с потеничалами на выхо дах блока 6 и преобразователя 10 в два такта. В течение первого такта при логической единице на выходе та тового генератора 11 возбуждаются в полные старшие разряды ДАЙ 8 из чис ла участвующих в индикации. Во время этого такта с выхода преобразовател 10 на шины .младших разрядов ДАЙ 8 по дается код Все единицы, а с выходов блока 6 на шины старших разрядов ДАЙ 8 - единичный код суммы, поступивший на второй вход блока 6. В течение второго такта при логическом нуле на выходе тактового генератора 11 возбуждаются элементы одного неполного старшего разряда ДАЙ В из чи ла участвующих в индикации. Во время этого такта с выхода преобразователя 10 на шины младших разрядов ДАЙ 8 подводится единичный код числа, сфор мированного дешифратором 9, а с выхода блока 6 на шины старших разрядов ДАЙ 8 - единичный позиционный код суммы, поступивший на первый вхо блока 6. Частота тактовых импульсов выбирается выше критической частоты слияния мельканий, поэтому оператор наблюдает на ДАЙ 8 светящуюся линию,дл на которой пропорциональна числу, код которого подводится на вход устройства На шины старших разрядов ДАН 8 в мультиплексном режиме подводится два вида кода, сформированные из входного сигнала, а на.шины младших разрядов - только один вид кода,сфор мированный из входного сигнала, а второй кодовый сигнал является неизменным для конкретного решения устройства. Аппаратурная реализация управления старшими разрядами сложнее: использованы элементы формирования второго кода и коммутирующие элементы - блок 6 и преобразователь 5. Поэтому при несимметричной матрице ДАЙ 8 число шин старших разрядов меньше числа шин младших разрядов, например при отображении чисел О,..,,199 на

ДАИ из 50 отсчетных индексов, матрица индикатора ..:меет 5 шин старших и 10 шин младших разрядов.

образователя кода в единичный позиционный, а выход - к первому входу дискретно-аналогового индикатора. 3934 Оптимальный размер шкал приборов находится в пределах 50 - 130 мм. Оптимальный шаг отсчетных индексов соответствует оперативному порогу восприятия, составляющему 7 - 15 угловых минут, и равен 1 - 4,4 мм при расстоянии от шкалы до оператора в пределах 0,5 - 1 м. Источники информационных сигналов для устройств отображения - преобразователи аналог код цифровых измерительных приборов и функционально законченные аналогоцифровые преобразователи в большинстве-, случаев имеют дискретность по трем старшим декадам, равную 200. Для известных устройств индикации jcapaKTepHa одинаковая дискретность входного кода и визуального отсчета. В результате шаг отсчетных индексов при оптимальном размере шкалы составляет 0,25 - 0,65 мм. В этом случае малый размер индикаторного элемента не позволяет достичь вьюокой оперативности и точности визуального контроля показаний, отображаемых на шкале. В предлагаемом устройстве дискретность визуального отсчета в 4 раза ниже, чем у входного хода, и шаг отсчетных индексов при тех же условиях составляет 1 - 2,6 мм, что соответствует оптимуму. Следовательно, предлагаемое устройство позволяет оптимизировать изменение размеров светового информационного поля ДАЙ, надежно фиксируемое оператором при считывании, что обеспечивает повьш1ение оперативности визуя-пьного контроля 2 1/2-декадного входного кодирования сигнала. Формула изобретения Устройство индикации измерительного прибора, содержащее дискретноаналоговый индикатор, блок коммутаторов, преобразователь кода в единичный позиционный, тактовый генератор, первый и второй преобразователи кода в единичный код, входы которых соединены с первой и второй ходными шинами соответственно, прием управляющий вход блока коммутатоов подключен к выходу тактового геераторй, первый вход - к выходу пре$ 126239 отличающееся тем, что, с целью повьт1ения оперативности низуального контроля индицируемЪй величины, представленной 2 1/2-декадным кодом, в него введены блок конт-5 роля четности, блок группирования чисел, дешифратор, преобразователь единичного позиционного кода в единичный и блок суммирования единичных кодов, первый вход которого соединен10 с.третьей входной шиной, второй входс выходом второго преобразователя кода в единичный код, а выход - с входом преобразователя кода в единичный позиционный, вторым входом15 5в блока коммутаторов и входоь блока группирования чисел, 11ричом первый вход дешифратора подключен к выходу первого преобразователя кода в единичный код, второй вход - к выходу блока группирования чисел, третий вход - к выходу блока контроля четности, а выход - к входу преобразователя единичного позиционного кода в единичный, управляющий вход которого соединен с выходом тактового генератора, а выход - с вторым входом дискретно-аналогового индикатора, вход блока контроля четности соединен с второй входной шиной устройства.

Изобретение относится к конструкции узлов дискретно-аналогового отображения результатов измерения, представленных кодированным сигналом с неполной старшей декадой, и может бщть использовано при создании щитовых узкопрофильных приборов ff 13 со световой шкалой. Цель изобретения - повьшение оперативности визуального контроля индицируемой величины, представленной 2 1/2-декадным кодом. Устройство содержит преобразователи 1 и 2 кода в единичный код, преобразователь 5 кода в единичный позиционный, блок 6 коммутаторов, дискретно-аналоговый индикатор 8 и тактовый генератор 11. Введение блока 3 контроля четности, блока 4 суммирования единичных кодов, блока 7 группирования чисел, дешифратора 9, преобразователя 10 единичного позиционного кода в единичный позволяет снизить в 4 раза дискретность визу л с ального отсчета, чем у входного коца. Кроме того, шаг отсчетных индексов составляет 1-2,6 мм, что оптимизирует изменение размеров светового информационного поля дискретноаналогового индикатора 8, надежно фиксируемого при считывании. 1 ил. к О) ьэ со со ел