Устройство для определения совместимости частот приемника и передатчиков Советский патент 1992 года по МПК H04B7/00 

Изобретение относится к технике измерения параметров электромагнитной совместимости (ЭМС) радиосредств и может быть использовано для решения задач по обеспечению ЭМС радиоэлектронных средств.

Цель изобретения - повышение точности определения совместимости радиоприемного устройства к интермодуляционным помехам,

На чертеже дана структурная электрическая схема предложенного устройства.

Устройство содержит модели передатчика 1, блок 2 формирования частот помех интермодуляции, блок 3 ввода информации, блок 4 управления, датчик 5 граничной частоты fi, датчик б частичной частоты f2, элементы И 7, инверторы 8, триггеры 9, элементы ИЛИ 10, блок 11 индикации и синхронизатор 12,

Устройство работает следу1аа1им образом,

По сигналу Запись, подаваемого с выхода блока 4 управления на входы разрешения выдачи кода моделей передатчиков 1, значения частот передатчиков в виде К-разрядных двоичных чисел перезаписываются в блок 2 формирования частот помех интермодуляции.

Пусть полоса частот основного канала приемника (например, для трех мешающих сигналов fi, f2 и fs) равна,

fo + m fi + kfa + If3,(1)

где m, k, ,1,,.,,Пмакс коэффициенты гармоник мешающих сигналов;

ДР - полоса пропускания основного канала приемника;

fo - центральная частота основного канала приемника.

При выполнении условия(1) полоса приемника несовместима.с частотами fi, f2 и fa передатчиков при их одновременной работе. Таким образом, частоты fi, f2 и fa считаются несовместимыми с полосой пропускания приемника.

Блок 2 формирования частот помех интермодуляции предназначен для получения значений комбинационных частот f2) m fi + kf2 + Ifa. С выхода блока 2 формирования частот помех интермодуляции значения комбинационных частот в виде двоичного кода подаются на входы элементов И 7.

По сигналу Выдача, получаемому с

блока 4 управления, кодовые значения верхней и нижней граничных частот полосы пропускания приемника с выходов датчиков

5и 6 подаются на другие входы элементов И 7, которые сравнивают значения разрядов

частот помех со значениями разрядов верхней и нижней граничных частот, т.е. проверяются условия

f; fS f-fi

fE f+f:f2 f.f.

При выполнении любого из перечисленных условий перебрасываются соответствующие триггеры 9, причем левая пара триггеров фиксирует состояние больше или меньше при сравнении значений верхней граничной частоты с частотой помехи, а правая пара триггеров 9 фиксирует состояние больше или меньше при сравнении нижней граничной частоты и частоты помехи,

Установка триггера 9 в состояние 1

возможна лишь в том случае, если каждая

пара триггеров 9 находится в состоянии О,

т.е, ранее не были сформированы состояния

больше или меньше.

По сигналу Сдвиг блока управления 4 происходит сдвиг всех кодов датчиков 5 и

6и блока 2 формирования частот помех интермодуляции в сторону старших разрядов,

а по прохождении сигналов Сдвиг триггеры 9 хранят информацию, характеризующую величину результирующей частоты.

Значения максимальных анализируемых гармоник определяются блоком ввода информации 3.

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СОВМЕСТИМОСТИ ЧАСТОТ ПРИЕМНИКА И ПЕРЕДАТЧИКОВ, содержащее блок формирования частот помех интермодуляции, входы которого соединены с блоком управления, соответствующие выходы которого соединены с управляющими входами моделей передатчиков, блока формирования частот помех интермодуляции, первого и второго датчиков граничной частоты, выходы моделей передатчиков соединены с входами блока формирования частот помех интермодуляции, а также синхронизатор, выход которого соединен с входом блока управления, и блок индикации, отличающееся тем, что, с целью повышения точности определения совместимости радиоприемного устройства к интермодуляционным помехам, в него введены пять элементов И, два элемента ИЛИ и четыре триггера; причем вход первого элемента И соединен с прямым выходом первого датчика граничной частоты, инверсный выход которого подключен к первому входу второго элемента И, второй вход которого связан с прямым выходом блока формирования частот помех интермодуляции и первым входом четвертого элемента И, второй вход первого элемента И соединен с инверсным выходом блока формирования частот помех интермодуляции и первым входом третьего элемента И, второй вход которого подключен к прямому выходу второго датчика граничной частоты, инверсный выход которого связан с вторым входом четвертого элемента И, третий вход которого соединен с третьим входом третьего элемента И, а через второй инвертор - с выходом второго элемента ИЛИ, первый вход которого соединен с прямым выходом четвертого триггера, а второй вход - с прямым выходом третьего триггера и первым входом пятого элемента И, второй вход которого подключен к перво1Л му входу первого элемента ИЛИ и прямому выходу второго триггера, а выход пятого элемента И - к блоку индикации, второй вход первого элемента ИЛИ соединен с прямым выходом первого триггера, вход установки 1 которого подключен к выходу первого элемента И, вход установки О сою о ю единен с входами установки О второго, третьего и четвертого триггеров и с выходом Сброс блока управления, третьи выходы первого и второго элементов И подключены ND через первый инвертор к выходу первого элемента ИЛИ, выход второго элемента И соединен с входом установки 1 второго триггера, выход третьего элемента И соединен с входом установки 1 третьего триггера, выход четвертого элемента И соединен с входом установки 1 четвертого триггера. 1 ил.