Цифровой вольтметр Советский патент 1986 года по МПК G01R19/255 

Изобретение относится к электроиз мерительной технике и может быть использовано для построения цифровых вольтметров с автоматической коррекцией аддитивной составляющей погрешности. Целью иэоб1 етения является повыше ние быстродействия за счет организации в каждом такте работы выдачи результатов измерения, зависящих от значений входного сигнала в примыкающих тактах. На фиг. 1 представлена схема цифрового вольтметра; на фиг. 2 - временные диаграммы работы основных узлов-. Цифровой вольтметр содержит переключатель 1 полярности, источник 2 напряжения смещения, усилитель 3,пер ключатель 4, интегратор 5, блок 6 уп равления ключами, первый ключ 7, нул |0рган. 8, блок 9 управления, первый элемент И 10, источник 11 опорного напряжения,, фазовый детектор 12, генератор 13 тактовых импульсов,делитель 1А частоты, счетчик 15, вторую схему 16 переноса, второй триггер 17 второй элемент И 18, первый триггер 19, селектор 20, реверсивный счетчик 21, первый формирователь 22 импульсов, третий элемент И 23, элемент ИЛИ 24, первую схему 25 переноса, четвертый элемент И 26, блок 27 памяти, дешифратор 28 с индикаторным табло, третий триггер 29, второй и третий формирователи 30 и 31 импульсов. Две входные шины цифрового вольтметра подключены к входу переключате ля 1 полярности, первый выход которого связан с первым входом усилителя 3, второй выход соединен с первым зажимом источника 2 напряжения смеше ния, второй зажим которого соединен с вторым входом усилителя 3, выход которого подключен к первому входу переключателя 4, второй вход которог соединен с выходом источника 11 опор ного напряжения. Выход переключателя 4 соединен с первым зажимом ключа 7 и с входом интегратора 5, выход кото рого подключен к входу нуль-органа 8, который своим выходом соединен с вторым зажимом первого ключа 7, с входом перього триггера 19, входом блока 9 управления и с первым входом первого элемента И 10. Выход бло ка 9 управления соединен с входом блока 6 управления ключами, выходы которого подключены к управляющим входам переключателя 1 полярности, переключателя 4, первого ключа 7. Шина 50 подключена к первому входу фазового детектора 12, выход которого соединен с входом генератора 13 тактовых импульсов, который по выходу соединен с входом блока 9 управления, вторым входом первого элемента И 10 и входом делителя 14 частоты, выход которого соединен с вторым входом фазового детектора 12 и входом блока 9 управления, выход которого соединен с третьим входом первого элемента И 10 и с входом четвертого элемента И 26, второй вход которого соединен с единичным выходом первого триггера 19 и первым входом селектора 20, второй вход которого соединен с выходом первого элемента И 10 и входом счетчика 15. Выход четвертого элемента И 26 соединен с входом первого формирователя 22 импульсов, выход которого подключен к входу первой схемы 25 переноса и к входу второго формирователя 30, выход которого подключен к входу второй схемы 16 переноса, к счетному входу триггера 29 и входу третьего формирователя 31, выход которог го связан с (п+1)-м входом дешифратора 28 с индикаторным табло и с входом установки в нулевое состояние счетчика 15 и установки в нулевое состояние триггера 17;п-информационных выходов счетчика 15 подключены к п входам второй схемы 16 переноса, п информационных выходов которой соединены с п входами параллельной записи реверсивного счетчика 21,суммирующий и вычитающий входы которого соединены с выходами селектора 20; (п+1)-й выход реверсивного счетчика 21 соединен с входом установки в единичное состояние триггера 17, единичный выход которого подключен к входу элемента И 18 и к третьему входу селектора 20, четвертый вход которого соединен с нулевым выходом триггера 17 и с входом элемента И 23, второй вход которого соединен с нулевым выходом триггера 29, единичный выход которого подключен к второму входу элемента И 18, выход которого соединен с первым входом элемента ИЛИ 24, второй вход которого соединен с выходом элемента И 23, а выход элемента ИЛИ 24 подключен к входу первой схемы 25 переноса, другие входы которой соединены с информационными выходами реверсивногосчетчика 21, информационные выходы схемы 25 переноса подключены к входам блока 27 памяти,инфор-5 мационные выходы которого соединены с информационными входами дешифратора 28 с индикаторным табло. Цифровой вольтметр работает следующим образом.10 В исходном состоянии по сигналу из блока 9 управления посредством блока 6 управления ключами переключатель 1 полярности устанавливается в положение, при котором в измерительную цепь 15 подается измеряемое напряжение -U . Триггеры 17, 19, 29, счетчики 15,.. 21, блок 27 памяти установлены в состояние нуля„ В момент t (фиг. 26) блок

-м f 7t- -t- - t -Uc Uh(t) + Uap) dt + ,

l oM-j Lj где t - постоянная времени интегра тора 5; Ug - порог срабатывания нуль-ор fg - частота следования импульс генератора 13 тактовых импульсов;и„ - напряжение источника 11; и - напряжение смещения источника 2; К - коэффициент усиления усилителя 3; U(t)- - напряжение помехи во входно измерительной цепи: Т пТ - время интегрирования в первом такте; Т - период напряжения помехи. Импульсы последовательности N у запи сываются в счетчик 15 (фиг. 2г). В момент tj положительным фронтом импульса с выхода нуль-органа 8 (фиг.2в) триггер 19 переводится в единичное состояние (фиг. 2д), откр вая элемент И 26 по соответствующем входу, а также селектор 20. Во втором цикле измерения в момент t формируется импульс длитель ности (tj-t) (tj-t). Этот имN f (t -t ) - Uc

которые поступают на вход счетчика21 переходит в нулевое состояние.

15 и через селектор 20 - на вычитаю- 55Сигнал на его выходе переводит в

щий вход реверсивного счетчика 21.единичное состояние триггер 17

В момент t на вход счетчика 21 при-(фиг.2л). Единичный сигнал на единичходит N импульсов числа Nj. Счетчикном выходе триггера 17 через открытые 1273

(1) 54 9 посредством блока 6 на время tj-t (фиг. 2а) подключает выходное напряжение и усилителя 3 и,, -н и + и (t)j + и где - напряжение дрейфа усилителя 3, к входу интегратора 5, а в момент tj через переключатель 4 к входу интегратора 5 подключается образцовое напряжение U источника 11 опорного напряжения, противоположное по полярности к и . В процессе двухтактного интегрирования напряжение 1 г ,-bU,,U,(t) + dt}+ IM и, dt Ue. tl преобразуется в число импульсов N, пульс переходит через элемент И 26 (фиг. 2е). В момент (фиг. 2ж) на выходе формирователя 22 формируется импульс длительностью 7г , переписывающий из реверсивного счетчика 21 в блок 27 памяти код числа, равного нулю. В момент t импульс с выхода формирователя 30 (фиг.2з) переписывает из счетчика 15 в реверсивный счетчик 21 код числа Njj и перебрасывает в единичное состояние триггер 29, закрывающий элемент И 23 и открыв анлций элемент И 18. В момент t импульс длительностью 7Г с выхода формирователя 31 (фиг. 2к) сбрасывает в нулевое состояние счетчик 15 и триггер 17. По сигналу из блоков 9 и 6 переключатель 1 переводится в положение, при котором в измерительную цепь подается напряжение +U,. Поэтому напряжение U, К ,(t)+UciJ + на вккоде усилителя 3 двухтакт-. . ным интегрированием Т. fj{K u,,(t)-U +U5p}dt + t Г w,, , j dt Ц tg преобразуется в число импульсов Nj t) Uapjdt - UxT.K элемент И 18 и элемент ИЛИ 24 поступает на вход схемы 25 переноса.Одновременно этим сигналом с выхода триггера 17 селектор 20 разрешает прохождение последующих импульсов (Nj-N) числа Nj на суммирующий вход реверсивного счетчика 21. К моменту t. в нем зафиксируется код числа .- К-2-Т,, N,-N,-и„пропорционального значению измеряемого напряжения U и не зависящий от значений параметров ч , U. , U(t), U., элементов, входяпщх в цепь анаCflлого-цифрового преобразования. Напряжениё Up (t) noMexij может иметь несимметричную импульсную форму колебаний. Вследствие его постоянства на время двух циклов измерения устраняется влияние U(t) на результат измерения. Вследствие введения фазовой автоподстройки частоты,,частота следования импульсов в генераторе 13 пропорциональна частоте сети. Поэтому произведение Т,fg А const при изменении периода Т напряжения помехи Uj(t),a выражение (3) принимает вид N,-N, 2КА ,. -- выбира Выбором К и и значение Полярность - свиется кратным 10 детельствует о том, что полярность Uo противоположна полярности напряжения и.,. Если бы напряжение U было отрица тельным, то NJ N . Поэтому к момент t в реверсивном счетчике 21 зафикси ровался бы код числа (N/f-Njj) . Наличи нулевого сигнала на единичном выходе триггера 17 и нулевого сигнала на ну левом выходе триггера 29 привело бы к появлению нулевого сигнала на выхо де элемента ИЛИ 24. Импульс на выход формирователя 22 переписывает код числа (Nj-N,) с выхода счетчика 21 и полярность + с выхода элемента ШШ 24 - в блок 27 памяти и на дешифрато 28. Импульс на выходе формирователя 30 переводит триггер 29 в нулевое со тояние и переписывает код числа Nj из счетчика 15 в реверсивный счетчик 21 Импульс на выходе формирователя 31 сбрасывает триггер 17 в счетчик 15 в нулевое состояние. Переключатель полярности 1 включен в положение, при котором в измерительную цепь цодается напряжение -U. Поскольку J NJ, то число импульсов NJ N оступает на вход счетчика 15 и через електор 20 - на вычитающий вход четчика 21. К моменту окончания двухактного интегрирования в реверсивном четчике 21 фиксируется число () мпульсов. Триггер 17 находится в нуевом состоянии вследствие N Nj. диничный сигнал с нулевого выхода риггера 29 и единичный сигнал с нуевого выхода триггера 17 приводят к оявлению единичного сигнала на выхоах элемента И 23 и элемента ИЛИ 24. оэтому в начале четвертрго цикла изерения в блок. памяти 27 записывается од числа (N,t-N,,) (Nj-Nj). Если и отрицательной полярности, о NJ NJ, триггер 17 перебрасьшается в единичное состояние. На суммирущий вход 1$еверсивного счетчика 21 с выхода селектора 20 поступает , (Nj-Nj) импульсов. Элемент И 18 закрыт нулев1л сигналом с единичного выхода триггера 29, а элемент И 23 нулевым сигналом с нулевого выхода триггера 17, Поэтому на выходе элемента ИЛИ 24 получают нулевой сигнал, который свидетельствует об отрицательной полярности измеряемого напряжения . Ф о р мула изобретения Цифровой вольтметр, содержащий датчик, два элемента И, элемент ИЛИ, генератор тактовых импульсов, два триггера, реверсивный счетчик, усилитель, второй вход которого соединен с первым выводом источника напряжения смещения, а выход соединен с первым входом переключателя второй вход которого соединен с выходом источника опорного напряжения, а выход - с первьм выводом первого ключа и входом интегратора, выход которого соединен с входом нуль-органа, выход которого соединен с входом первого триггера, с входом блока управления и с вторым выводом первого ключа, первый выход блока управления соединен с входом блока управления ключами, а второй выход - с третьим входом первого элемента И, первый и второй выходы блока управления соединены с управляющими входами переключателя и первого ключа, шина 50 Гц соединена с первым входом фазового детектора, выход которого соединен с входом генератора тактовых импульсов, выход которого соединен с входами блока управления и дели теля частоты, выход которого соединен с вторым входом блока управления и вторым входом фазового детектора, п входов дешифратора с индикаторным табло соединены с соответствующими п-выходами блока памяти, п входов которого соединены с соответствующи- ми п-выходами первой схемы переноса, (п+1)-й выход реверсивного счетчика соединен с входом второго триггера, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента И, выход первого элемента И соединен с входом счетчика, отличающийся тем, (что, с целью повьнпения быстродейстВИЯ, в него введены третий триггер, вторая схема переноса, селектор, третий и четвертый элементы И,три формирователя импульсов,переключатель полярности, первый вход которого соединен с первой входной шиной, второй вход с второй входной шиной, управляюпщй вход - с третьим выходом блока управления ключами, а первый выход - с первым входом усилителя, второй выход - с вторым выводом источника напряжения смешения, выход нуль-органа соединен с первым входог4 первого элемента И, единичный выход первого триггера соединен с первым входом селектора и с первым входом четвертого элемента И, второй вход которого соединен с третьим входом первого элемента И, а выход соединен с входом первого формирователя импульсов, выход которого соединен с входом первой схемы переноса и с входом второго формирователя импульсов, выход которого соединен с входом второй схемы переноса, с счетным входом третьего триггера и входом третьего формирователя импульсов, выход которого сое;чинен с (п+1)-м входом блока дешифратора с индикаторным табло, входами установки в нулевое состояние второго триггера и счетчика, вход которого соединен с вторым входом селектора, второй вход первого элемента И соединен с выходом генератора тактовых импульсов, а п информационных выходов счетчика соединены с п-входами второй схемы переноса, п выходов которой соединены с п-входами записи числа реверсивного счетчика, входы суммирования и вычитания реверсивного счетчика соединены с соответствующими выходами селектора, а п информационных выходов соединены с п-входами первой схемы переноса,Дп+2)-й вход которой соединен с выходом элемента ИЛИ, входы которого соединены с выходами второго и третьего элемента/И, второй вход второго элемента И соединен с единичным выходом третьего триггера, а входы третьего элемента И с соответствующими нулевыми выходами второго и третьего триггеров, причем входы управления селектора соединены с единичным и нулевым выходами второго триггера.

Изобретение может быть использовано для построения цифровых вольтметров с автоматической коррекцией аддитивной составляющей погрешности. Цель изобретения - повьшение быстродействия. Устройство содержит счетчик 15, элементы И 10, 18, триггеры 19, 17, реверсивньй счетчик 21, усилитель 3, источник 2 напряжения смещения, переключатель 4, источник 11 опорного напряжения, ключ 7,интегратор 5, нуль-орган 8, блок 9 управления, блок 6 управления ключами-, фазовый детектор 12, генератор 13 тактовых импульсов, делитель 14 частоты, дешифратор 28 с индикаторным табло, блок 27 памяти, схему 25 переноса. Введение переключателя 1 полярности, селектора 20,. элементов. И 23, 24,элемента ИЛИ 24, селектора 20, схемы 16 переноса, формирователей 22, 30,31 импульсов, триггера 29 позволяет орi ганизовать в каждом такте работы выдачу результатов измерения, завися(/) щих от значений входного сигнала в примыкающих тактах. 2 ил.

id

fcf