Преобразователь кода во временной интервал Советский патент 1986 года по МПК H03M1/82 

15 устанавливает триггер 8 в единичное состояние, формируя на шине 23 передний фронт сигнала начала преобразования , задержанный на время, заданное кодом на шинах 19. Одновременно импульс с выхода счетчика 6 через элемент И-НЕ 12 и элемент НЕ 16 поступает на коммутатор 10, который

подключает регистр 1 к входу блока 4. При совпадении кодов формируется второй импульс, поступающий на счетчик 6, с второго выхода которого сигнал ИКП через элементы 2И-ИЛИ 13 и элемент И 14 поступает на выходную пшну 23. 1 з.п. ф-лы, 5 ил.

Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования цифровой информации во временной интервал. Целью изобретения является повьшение быстродействия и надежности преобразователя. Импульс запуска, поступая по шине 22, разрешает 5ьщачу импульсов с, генератора 7 на счетчик 5 и одновременно через злементы И-НЕ 11 и 15 устанавливает триггер 8 в единичное состояние при отсутствии на шине 20 управления сигнала задержки. При сравнении кодов в регистре 1 и счетчике 5 сигнал с выхода блока 4 сравнения кодов поступает на счетчик 6, с первого вьгхода. которого через элемент 2И-ИЛИ. 13 и элемент И 14 сигнал поступает на выходную шину 24 как импульс конца преобразования (ИКП), который через элемент ИЛИ 17 запрещает вьадачу импульсов с генератора 7,-устанавливает счетчик 5 в исходное, а триггер 8 в нулевое состояние. При поступлении сигнала на шину 20.коммутатор подключает регистр 2, в котором записан код задержки, через блок 3 элементов (Л 2И-ИЛИ к второму входу блока 4, которьй при наличии сигнала запуска и при совпадении кода задержки с кодом счетчика 5 формирует на выходе им-. пульс. Последний с первого выхода счетчика 6 через элементы И-НЕ 12 и

1

Изобретение относится к автоматие и вьиислительной технике и может спользоваться в автоматизированных системах управления для преобразования цифровой информации ЭВМ во вреенной интервал, а также как самостоятельное устройство формирования рецезионной задержки импульсов.

Целью изобретения является повышение быстродействия и надежности преобразования.

На фиг. 1 изображена структурная схема преобразователя кода во временной интервал; на фиг. 2 - схема генератора импульсов; на фиг. 3 блок начальной установки; на фиг.4 - структурная схема коммутатораJ на фиг. 5 - временные диаграммы работы прес разователя.

Преобразователь кода во временной интервал содержит первый 1 и второй 2 регистры, блок 3 элементов 2И-ИЛИ, состоящий из N по числу разрядов входного кода элементов 2И-ИЛИ, 3.1 ... 3.N, блок 4 сравнения кодов, первый и второй счетчики 5 и 6 импульсов, генератор 7 импульсов, триггер 8, блок начальной установки, коммутатор 10, первый и второй элементы И-НЕ 11 и 12, элемент 2И-ИЛИ 13, элемент И 14, третий элемент И-НЕ 15, элемент НЕ 16, элемент ИЛИ 17, шины 18 входного кода, шины 19 кода задержки, шины 20-22 управления и выходные шины 23 и 24.

Генератор 7 импульсов (фиг.2) содержит элемент И 25, эталонный генератор 26 и триггер 27.

Блок 9 начальной установки (фиг. 3) может быть вьтолнен, например, на элементе И 28, источнике напряжения питания и RC-цепочка.

Коммутатор 10 (фиг.4) содержит два элемента ИЛИ 29 и 30, два триггера 31 и 32, элемент И-НЕ 33 и элемент НЕ 34-.

Преобразователь работает следующим образом.

При включении напряжения питания блок 9 формирует короткий импульс, который устанавливает в исходное состояниеКоммутатор 10, счетчик 5, генератор 7 и триггер 8. На первом выходе коммутатора 10 установится низкий уровень, на втором выходе - высокий уровень, разрешающий прохождение кода числа М с регистра. 1 на вход блока 4, на третьем выходе - низкий уровень, запрещающий прохождение кода числа К с регистра 2, а на четвертом выходе - высокий уровень.

На выходе триггера 27 устанавливается низкий уровень, который запрещает прохождение частоты эталонного генератора 26 через элемент И 25 на , выход генератора 7.

На входы регистра 1 по шине 18 подается коД М преобразуемого числа, задающего длительность сигнала, а на регистр 2 по шине управления 20 код К преобразуемого числа, задающего задержку формирования переднего фронта. Начало преобразования определяется импульсом Пуск, поступающим по шине 22. Импульс Пуск устанавливает в единичное состояние триггер 32, в исходное (нулевое) состояние счетчик 6, а через элементы И-НЕ 11 ц 15 - в единичное состояние триггер 8 (фиг. 5f , t, т.е. формируется передний фронт выходного сигнала

(фиг. 5Ь, t, ) на первой выходной шине 23. 3 Одновременно сигнал Пуск устанавливает триггер 27 в единичное состояние, разрешая тем самым прохож дение импульсов с выхода эталонного генератора 26 через элемент И 25 на выход генератора 7 (фиг. 55). Импуль сы с выхода генератора 7 поступают на счетный вход счетчика 5, выходной код которого сравнивается в блоке 4 с кодом Л, поступающим с регистра 1 В момент сравнения этих кодов на выходе блока 4 появляется импульс (фиг. 5е, tj), который поступает на элемент И 14 и на счетный вход счетчика 6. На первом выходе счетчика 6 формируется сигнал, который поступает на второй вход элемента И-НЕ 12, на первый вход которого подан низкий уровень с первого выхода коммутатора 10, и на третий вход элемента 2И-РШИ 13, на четвертый вход которого подан высокий уровень с четвертого выхода коммутатора 10. На выходе элемента 2И-ИЛИ 13 формируется сигнал, поступающий, на первыйвход элемента И 14, на второй вход которого подан стробирующий сигнал с выхода блока 4, т.е. на вьгходе элемен та И 14 формируется импульс конца преобразования (фиг. 5д, t,) , который поступает на вторую выходную шину 24. Импульс конца преобразования (ИКП) через элемент ИЛИ 17 устанавливает в исходное состояние счетчик 5, генератор 7 и триггер 8, т.е на выходе устройства формируется задний фронт выходного сигнала (фиг. 5 h , t,j). На Э.ТОМ работа преобразователя заканчивается. На выходе триггера 27 формируется низкий уровень, запрещающий подачу импульсов с генератора 7 на счетный вход счетчика 5. На вьгходе триггера 8 также устанавливается низкий уровень (фиг, 5h , t), т.е. формиру ется сигнал, длительность которого при этом равна t МТ. ,(1) где Т - период следования импульсов генератора. При поступлении очередного импульса Пуск работа преобразователя повторяется . При поступлении на шину 20 управления сигнала Задержка (фиг. 5с) триггер 31 устанавливается в единичное состояние, т.е..на первом выходе 764 коммутатора 10 устанавливается высокий уровень, поступающий на первые входы элементов И-НЕ 12 и 2И-ИЛИ 13, а на четвертом выходе - низкий уровень, запрещающий прохождение сигналов через элемент И-НЕ t1 и третий вход элемента 2И-Ш1И 13., По импульсу Пуск, поступающему по шине 22,на вход преобразователя, триггер 32 устанавливается в единичное состояние. С выхода триггера 32 высокий уровень поступает на второй вход элемента И-НЕ 33, на выходе которого формируется низкий уровень, поступающий на второй выход коммутатора 10, а через элемент НЕ 34 на третьем выходе коммутатора 10 формируется высокий уровень. Низкий уровень с второго выхода коммутатора 10 запрещает выдачу кода числа М с регистра 1, а высокий уровень с третьего выхода разрешает вьщачу кода числа К, определяющего задержку формирования переднего фронта сигнала, на вход блока 4. Одновременно сигнал Пуск устанавливает в исходное состояние счетчик бив единичное состояние триггер 27. На выходе триггера формируется высокий уровень, разрешающий прохождение импульсов на счетный вход счетчика 5. При совпадении кода счетчика с кодом К на выходе блока 4 формируется импульс (фиг. 5е, t). поступающий на счетньй вход счетчика 6. На первом выходе счетчика 6 формируется импульс, поступающий на второй вход элемента И-НЕ 12. На выходе элемента И-НЕ 12 формируется импульс обратной полярности, который через элементы НЕ 16 и ИЛИ 30 устанавливает триггер 32 в исходное состояние, т.е. на выходе триггера 32 устанавливается низкий уровень, посту пающий на второй вход элемента И-НЕ 33. В результате на втором выходе коммутатора 10 устанавливается высокий уровень, разрешакнций прохождение кода числа М с регистра 1, а на третьем выходе - низкий уровень. запрещающий прохождение кода числа К с регистра 2. Одновременно импульс с выхода элемента И-НЕ 12 через элемент И-НЕ 15 устанавливает триггер 8 в единичное состояние (фиг. 5Ь, t-), т.е. формируется передний фронт выходного сигнала. При совпадении кода счетчика с кодом числа М на выходе блока А фо мируется второй импульс (фиг. 5е, t поступающий на счетный вход счетчика 6, на втором выходе которого формируется импульс, который через элемент 2И-ИЛИ 13 и И 14 по шине 24 поступает на выход (фиг. 5с},, t) как сигнал ИКП. Одновременно ИКП через . элемент ИЛИ 17 устанавливает счетчик 5, генератор 7 и триггер 8 в исходное состояние. На выходе триггера 8 устанавливается низкий уровень (фиг. 5h, t ), т.е. задний фронт выходного сигнала. Длительность выходнего сигнала в данном случае равна. - (М - к)-т. При поступлении очередного импуль са Пуск работа преобразователя пов торится и на выходе сформируется сиг нал длительностью Х 2 Если на вход преобразователя по шине 21 управления поступит сигнал Отмена задержки, то триггер 31 установится в нулевое состояние, т.е. на первом выходе установится низкий уровень, запрещающий прохождение си налов через элемент И-НЕ 12 и второ вход элемента 2И-ИЛИ 13, а на втором выходе - высокий уровень, разре шакиций .прохождение сигналов через элемент И-НЕ 11 и третий вход элемента 2И-ИЛИ 13. Одновременно разре шается подача кода числа М с регист ра 1 и запрещается подача кода числа К с регистра 2 на вход блока 4. При поступлении импульса Пуск на .выходе преобразователя сформируется сигнал длительностью . Таким образом, управляя передачей сигналов по шинам 20 и 21 упфав ления и кодов М и К на шинах 18 и 19 на выходе устройства можно по- лучить последовательность сигналов различной длительности, а также раз личную комбинацию этих импульсов. рмула изобретени 1 .Преобразователь кода во временной интервал, содержащий генератор импульсов , выход которого соединен с первым входом первого счетчика импульсов , выходы которого соответственно соединены с первьми входами блока сравнения кодов, вторые входы которого соответственно соединены с выходами блока элементов 2И-ИЛИ, пер вые и вторые входы которого соответственно соединены с выходами первого и второго регистров, входы которых являются соответственно, шинами входного, кода и шинами кода задержки,триггер, выход которого является первой выходной шиной, и второй счетчик импульсов, отличающийся тем, что, с целью повьш1ения быстродействия и надежности преобразователя, в него введены коммутатор, первый, второй и третий элементы И-НЕ, элемент 2И-ИЛИ, элемент НЕ, элемент И, блок начальной установки и элемент ИЛИ, первый вход которого- объединен с первым входом коммутатора и подключен к выходу блока начальной установки, второй вход соединен с вы ходом элемента И и является второй выходной шиной, а выход соединен с первый входом генератора импульсов, второй вход которого объединен с вторым входом коммутатора и первыми входами второго счетчика импульсов и первого элемента И-НЕ и является шиной запуска, при этом первый вход триггера объединен с в.торЫм входом первого счетчика импульсов и подключен к выходу элемента. ИЛИ, третий и четвертый входы коммутатора, соответ ственно являются первой и второй шинами управлешия, а пятый вход коммутатора подключен к выходу элемента НЕ, вход которого объединен с первым входом третьего элемента И-НЕ и подключен к выходу второго элемента И-НЕ, первый вход которого объединен с первым входом элемента 2И-ИЛИ и подключен к первому вырсоду коммутатора, а второй вход объединен с вторым входом элемента 2И-ШШ и подключен к первому выходу второго счетчик;а импульсов, второй выход которого соединен с третьим входом элемента 2И-ИЖ, выход которого соединен с первым входом элемента И, второй вход которого объединен с вторым входом второго счетчика импульсов и подключен к выходу блока сравнения кодов, причем третьи входы блока элементов 2И-ИЛИ объединены и подключены к второму выходу коммутатора, четвертые входы блока элементов 2И-ИЛИ объединены и подключены к третьему выходу коммутатора, а второй вход триггера соединен с выходом третьего элемента И-НЕ, второй

вход которого Соединен с выходом первого элемента И-НЕ, второй вход которого объединен с четвертым входом элемента 2И-ИЛИ и подключен к четвертому выходу коммутатора.

на 5

от 9

fg Вход22 ФигЛ

от

выход .которого подключен к входу элмента НЕ,а второй вход соединен с первым выходом первого триггера и является первым выходом коммутатора вторым выходом которого является выход элемента И-НЕ, третьим выходом является выход г лемента НЕ, а четвертым выходом - второй выход первого триггера, первый вход которого является третьим входом коммутатора, а второй вход соединен с выходом первого элемента ИЛИ, второй вход которого является четвертым входом коммутатора, пятым входой коToporff является второй вход второго элемента ИЛИ.

Епит 9

и Я

Фиг.З

на 12,13 на 3Jr3. на 3..ff

на //, / J