Устройство для сопряжения электронно-вычислительной машины с абонентом Советский патент 1986 года по МПК G06F13/00 

1

Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения источника и приемника информации, и может быть использовано в качестве устройства буферной памяти.

Целью изобретения является повышение достоверности передачи информации за счет устранения наложения сигналов обращения к устройству от ЭВМ и абонента.

Fia чертеже представлена блок-схема устройства для сопряжения ЭВМ с абонентом.

Устройство содержит блок 1 ти, первый 2 и второй 3 элементы задержки, счетчик. 4 чтения, ревер- сивньш счетчик 5, триггер 6 синхронизатор 7, счетчик 8 записи, элемент ИЛ1 9, первую группу элементов И 10, вторую группу элементов И 11, группу элементов ИЛИ 12, первьй 13 и второй 14 управляющие вкоды устройства, информационные входы 15 и выходы 16 устройства, контрольные выходы 17 и выход 18 разрешения устройства, элементы памяти 19, группы элементов И 20, первый 21 и второй

22управляющие и-адресньй 23 входы блока памяти.

Устройство работает следующим образом.

В исходном состоянии синхронизатор 7, с -етчик 4 чтения, реверсивньй счетчик 5 и счетчик 8 записи обнулены, триггер 6 находится, в произвольном состоянии, на адресном входе

23блока 1 памяти находится нулевой потенциал, на выходе 18 разрешения - запрещающий потенциал, блокируюш,ий выдачу от абонента управляющих сигналов считывания по входу 14 устройства, на контрольном выходе 17 устройства - нулевой код, т.е. вся память свободна и ЭВМ может производить запись информации в блок памяти.

При появлении на входе 15 информационного слова параллельньЕм кодом на вход 13 приходит сигнал, которьй записывает единицу в счетчик 8 и ре- версивньй счетчик 5, устанавливает триггер 6 в нулевое состояние и через элемент 2 задержки разрешает запись информационного слова в блок . 1 памяти по первому адресу.

Код адреса, по которому происходит запись, подается на вход 23 бло12771242

ка 1 памяти с выхода счетчика 8 через элементы И 11, открытые потенциалом с выхода триггера 6, и элементы | ИЛИ 12.

5 С выхода 18 разрешения снимается запрещающий потенциал, и абоненту разрешается обращаться в блок 1 памяти за информацией, вьщавая сигналы считывания по входу 14 устройства. При поступлении следующего информационного слова на вход 15 и сигнала на вход 13 в реверсивньй счетчик 5 и счетчик 8 записывается еще по

fO

f5

20

25

30

35

единице и на адресном входе 23 блока 1 памяти выставляется соответствующий адрес, по которому записывается код с входа 15.

Аналогичным образом происходит дальнейшее заполнение элементов 19 блока 1 памяти.

Если на вход приходит сигнал считывания до того, как произойдет заполнение блока 1 памяти, счетчика 8 и реверсивного счетчика 5 импульсами, управляющими записью, триггер 6 устанавливается в единичное состояние, из содержимого реверсивного счетчика 5 вычитается единица, в счетчик 4 записывается единица и вьЬсодной сигнал с элемента 3 задержки разрешает считывание информации, причем код адреса, по которому происходит считывание, подается с выхода счетчика 4 через элементы И 10, открытые потенциалом с выхода триггера 6, и элементы ИЛИ 12.

Значение информации, записанной по этому адресу, считывается и через открытые элементы И 20 выдается на выход 16 устройства.

При поступлении следующего считы- вающего сигнала из содержимого реверсивного счетчика 5 вычитается еще одна единица, в счетчик 4 добавляется 45 единица и на входе 23 блока 1 памяти выставляется код второго адреса. Значение информации, записанной по этому адресу, считывается и через открытые элементы И 20 выдается на выход 50 16.

При завершении считывания всех записанных кодов в памяти реверсивный счетчик 5 устанавливается в нулевое состояние, вследствие чего элемент ИЛИ 9 формирует запрещающий потенциал на выходе 18 разрешения, по которому абонент блокирует выдачу управ- ляюпщх сигналов по 14 считы40

единице и на адресном входе 23 блока 1 памяти выставляется соответствующий адрес, по которому записывается код с входа 15.

Аналогичным образом происходит дальнейшее заполнение элементов 19 блока 1 памяти.

Если на вход приходит сигнал считывания до того, как произойдет заполнение блока 1 памяти, счетчика 8 и реверсивного счетчика 5 импульсами, управляющими записью, триггер 6 устанавливается в единичное состояние, из содержимого реверсивного счетчика 5 вычитается единица, в счетчик 4 записывается единица и вьЬсодной сигнал с элемента 3 задержки разрешает считывание информации, причем код адреса, по которому происходит считывание, подается с выхода счетчика 4 через элементы И 10, открытые потенциалом с выхода триггера 6, и элементы ИЛИ 12.

Значение информации, записанной по этому адресу, считывается и через открытые элементы И 20 выдается на выход 16 устройства.

При поступлении следующего считы- вающего сигнала из содержимого реверсивного счетчика 5 вычитается еще одна единица, в счетчик 4 добавляется единица и на входе 23 блока 1 памяти выставляется код второго адреса. Значение информации, записанной по этому адресу, считывается и через открытые элементы И 20 выдается на выход 16.

При завершении считывания всех записанных кодов в памяти реверсивный счетчик 5 устанавливается в нулевое состояние, вследствие чего элемент ИЛИ 9 формирует запрещающий потенциал на выходе 18 разрешения, по которому абонент блокирует выдачу управ- ляюпщх сигналов по 14 считы

вания. После записи хотя бы одного слова элемент НЛИ 9 снимает запрещающий потенциал с выхода 18 устройства и разрешается дальнейшее считывание. В случае, когда реверсивный счетчик 5 заполняется импульсами записи, поступающими по входу 13, на контрольном выходе 17 устройства появляется код, свидетельствующий о заполнении всего блока 1 памяти, и ЭВМ блокирует выдачу информационных слов и управляющих сигналов соответственно по входам 15 и 13. Первый сигнал, поступивший на вход 14, производит считывание информации по одному из адресов блока 1 памяти, запрещающий код снимается с выхода 17-устройства и разрешается дальнейшая запись информационных слов в блок памяти.

25

30

Синхронизатор 7 синхронизируют сиг-40 ка памяти соответственно, группа адресных входов которого соединена с группой выходов элементов ИЛИ группы, группы первых и вторых входов которых соединены с группами выходов элементов И первой и второй групп соответственно, нулевой и единичный выходы триггера соединены с первыми входами элементов И второй и первой групп соответственно, группы выходов счетчиков чтения и записи соединены с группами вторых входов элементов И первой и второй групп соответственно, отличающееся тем, что, с целью повышения достоверности передачи информации за счет устранения наложения сигналов обращения к устройству от ЭВМ и абонента, в него введены синхронизатор и элемент ИЛИ, причем первый и второй тактовые входы синхронизатора подключены к выходу записи ЭВМ и выходу считывания абонента соответственно, выход элемента ИЛИ подключен к входу разрешения абонента, при этом группа входов элемента ИЛИ соединена с группой выходов реверсивного счетчика, вход увеличения счета которого соединен с единичным входом триггера, счетным входом счетчика записи, входом первого элемента задержки и с первым тактовым выходом синхронизатора, второй тактовый выход которого соединен с входом второго элемента задержки, счетным входом счетчика чтения.

налы записи и считывания: при одновременном их поступлении на входы синхронизатора на выходах они разнесены по времени.

Таким образом, устройство осуществляет прием и выдачу информации без искажений и в порядке ее поступления на вход как в условиях, строго согласованных по количеству и порядку следования управляющих сигналов записи и считывания, так и в условиях, когда на вход управляющих сигналов считывания поступает последовательность импульсов с постоянной частотой, а информация с сопровождаю-, щими ее сигналами записи может появляться на входах устройства npiиз- вольно и объем информации может быть различным.

Устройство позволяет ЭВМ, сокращая цикл работу программ, вести оперативный контроль над количеством занятых ячеек блока памяти, предотвращая его переполнение, появление ложной информации на выходе устройства и потерю информации, а введение обратной связи с абонентом исключает возможность приема абонентом недостоверной информации и позволяет перераспределить рабочий цикл або40

45

50

.нента, сокращая время на ожидание обмена.

Кроме того, введение синхронизатора позволяет устройству работать при любых соотношениях частот записи и считывания.

55 нулевым входом триггера и входом уменьшения счета реверсивного счетчика.

1277124

Фор

мула изобретения

Устройство для сопряже)1ия электронно-вычислительной машины с абонентом, содержащее блок памяти, реверсивный счетчик, триггер, счетчик чтения, счетчик записи, два элемента задержки, две группы элементов И, группу элементов HJTIi, причем группа выходов реверсивного счетчика подключена к группе информационных входов ЭВМ, группа информационных входов блока памяти подключена к группе информационных выходов ЭВМ, группа информационных выходов блока памяти подключена к группе информационных входов абонента, при этом выходы первого и второго элементов задержки соединены с входами записи и считывания бло25

40

,

30

-40

,

-40

40

-40

45

-40

50

55 нулевым входом триггера и входом уменьшения счета реверсивного счетчика.

Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения источника и приемника информации, и может быть использовано в качестве устройства буферной памяти. Основной задачей изобретения является повышение достоверности передачи информации за счет устранения наложения сигналов обращения к устройству от ЭВМ и абонента. Устройство содержит блок памяти, синхронизатор, реверсивный счетчик, триггер, счетчик записи, счетчик считывания, два элемента задержки, две группы элементов И, группу элементов ИЛИ, элемент ИЛИ. 1 ил.