Устройство для поиска максимального числа Советский патент 1987 года по МПК G06F7/04 

1314334

ментов ИЛИ 5, генератор импульсов 1.2, управляющий триггер 14, дешифратор 15, многовходовый элемент ИЛИ 17. Основной принцип работы предложенной структуры заключается в применении для поиска максимального числа поразИзобретение относится к автоматике и вычислительной технике, в частности к устройствам сортировки, и может быть использовано в качестве составной части блока нормализации порядка чисел с плавающей запятой в ЭВМ, комплексах и системах на модулях с большой степенью интеграции.

Цель изобретения - повьшгение быстродействия устройства.

На чертеже представлена блок-схема предлагаемого устройства для поиска максимального числа.

Устройство содержит п регистров 1, п коммутаторов 2, входы 3 чисел устройства, группу триггеров 4, группу -элементов ИЛИ 5, группы элементов И 6, 7 и 8, 9 группу триггеров 10, элемент И 11, генератор 12 импульсов элемент 13 задержки, управляюгчий триггер 14, дешифратор 15, управляющий элемент ИЛИ 16, многовходовый элемент ИЛИ 17, группу элементов ШШ 18, выход 19 Конец работы, выходы 20 устройства, выход 2 Начало работы, сдвиговый регистр 22.

Устройство работает следующим образом.

По сигналу Начало работы, поступающему по входу 21, с информационных входов устройства 3 на регистры поступают двоичные числа, подлежащие анализу на максимум. По сигналу Начало работы

сдвиговый регистр 22 устанавливается в исходное положение 10..,

k+1

триггеры 7 устанавливаются ,триггер 14 устанавливается в 1.

Единица соответствующего разряда . сдвигового регистра 22 управляет подключением через коммутаторы 2.л к

рядного анализа сравниваемых чисел с использованием счетных триггеров. При этом разрываются цепи распространения переноса при анализе группы

чисел,что значительно сокращает время поиска максимального числа. 1 ил.

5

0

5

0

входам соответствующих счетных Триггеров 4.1 выходов соответствующих разрядов регистров l.i анализируемых чисел.

Единичный сигнал на выходе триггера 14 управления через элемент И 1 1 и соответствуюрдае элементы И 8.1 подключает генератор I2 к счетным входам триггеров 4.1. Одновременно на входе соответствующих триггеров 4.1 через коммутатор подается па- рафазный код выходов первого разряда соответствующих регистров анализируемых чисел 1.1. В зависимости от содержимого разряда соответствующего регистра 1.1 триггеры 4.1 устанавливаются в 1 или О.

С нулевых выходов триггеров сигнал поступает на ВХОДЬЕ дешифратора 15,.который формирует сигналы двух видов:

Сигнал , если счетный триггер 4 устанавливался в 0, т.е. у одного из анализируемых чисел данный разряд единичный.

Сигналы, свидетельствующие о том, что в состоянии 0 в данном такте установили единственный i-й триггер 4.1 т.е. только у одного анализируемого числа данный разряд единичный .

В последнем случае это число будет максималы-1ым и сигнал с соответствующего выхода дешифратора 15 через соответствующий элемент ИЛИ 5 подается на управляющий вход регистра ;1.1 анализируемых чисел и код числа с этого регистра поступает на

группу элементов ИЛИ 18 и далее на информационные выходы 20 устройства. При этом сигнал с выхода дешифратора 15 через элементы ИЛИ 17 и 16 по.- дается на нулевой вход триггера 14, i

устанавливая его в О и тем самым

отключает генератор от схемы. I

Одновременно этот сигнал является сигналом конца работы. Устройство заканчивает свою работу и готово к анализу следующего набора чисел.

В случае, если в 0 установлены все или несколько счетных триггеров 4.1 происядадит следующее.

Единичные сигналы с нулевых выходов триггеров 4.1 подаются на входы дешифратора 15, который формирует сигнал 0, поступающий на входы всех элементов И 6.1. Если при этом на вторые входы соответствующих элементов 6.1 подается единичный сигнал с выходов, соответствующих триггеров 4.1, то на выходе элементов И 6.1 формируется единичный сигнал, устанавливающий в 0 соответствующие триггеры lO.i Тем самым соответствующий счетный триггер 4.1 и регистр 1.1 анализируемого числа отключаются от схемы, а именно от дешифратора 15 и генератора 12, так как нулевой сигнал с выхода триггера 10.1 подается на входы соответствующих элементо И 7.1, 8.1 и 9.1. Таким образом, чис

ло на соответствующем регистре исклю

чается из анализа.

В случае, если все счетные триггеры 4.1 установятся в 1, т.е. соответствующий разряд всех анализируемых чисел нулевой, отключение регистров 1.1 не.происходит, так как сигна 0 дешифратором сформирован не будет.

После анализа состояния триггеров 4.1 и отключения регистров 1.1 на вход сдвига сдвигового регистра 22 поступает задержанньш на элементе 13 задержки сигнал с генератора 12. Содержимое сдвигового регистра 22 сдвигается на один разряд вправо. Таким образом, в следующем такте к входам соответствующих счетных триггеров 4.1 через коммутаторы 2.1 будут подключены выходы следующих разрядов соответствующих регистров анализи- руемых чисел 1.1.

Далее генератор 12 генерирует следующий импульс и описанный процесс повторяется. Если ситуация возникновения единственного нуля -на счет- ных триггерах 4.1 не возникла, то как только в (k+l)-M разряде сдвигового регистра 22 появляется единица, этот единичный сигнал через

O

5

5

0

0

0

д

5

элементы И 9.1 и элементы 5.1 поступает на управляющие входы всех неотключенных регистров 1.1 анализируемых чисел и KOfljji чисел с этих регистров поступают на блок элементов ИЛИ 18 и далее на информационные выходы устройства. Единичньш сигнал через элемент ИЛИ 16 поступает на нулевой вход триггера 14 управления, отключая при этом генег ратор 12 от схемы. Этот же сигнал одновременно является сигналом Конец работы. Таким образом, устройство закончило полный цикл работы и готово к сортировке очередного набора.

Формула изобретения

Устройство для поиска максимального числа, содержащее п регистров, где п - количество сравниваемых чисел, управляющий регистр, четыре группы элементов И, группу элементов ИЛИ, управляющий элемент ИЛИ, группу выходных элементов ИЛИ, элемент задержки, причем первые входы элементов И первой группы объединены, первые входы 1-х-элементов И, где 1 1,2,...,п, второй и третьей групп объединены, выход управляющего элемента ИЛИ соединен с первыми входами элементов И четвертой группы, отличающееся тем, что, с целью повышения быстродействия, управляющий регистр выполнен сдвиговым и в устройство введены п коммутаторов, две группы триггеров, управляющий триггер, управляющий элемент И, дешифратор, многовходовый элемент ИЛИ и генератор импульсов, выход которого соединен с первым входом управляющего элемента И, выход которого подключен к вторым входам элементов И четвертой группы и через элемент задержки соединен с входом управления сдвигом сдвигового регистра, выход j-ro разряда которого, где j 1,2,...,га, т- разрядность чисел, соединен с j-м управляющим входом 1-го коммутатора, j-й информационный вход которого подключен к выходу j-ro разряда 1-го регистра, информационные входы которого являются входами i-ro числа устройства, вход начала работы устройства под- . ключен к входам разрешения записи регистров, входу начальной установ513

ки сдвигового регистра и входам установки в единичное состояние триггеров первой группы и управляющего триггера, прямой выход которого соединен с вторым входом управляющего элемента И, а вход установки в О подключен к выходу управляющего элемента И и к выходу конца работы устройства, прямой и инверсный выходы irro коммутатора соединены с входами установки соответственно в О и 1 i-ro триггера второй группы, прямой и инверсный-выходы которого подключены к вторым входам 1-х элементов И соответственно первой и второй групп, выход i-ro элемента И первой группы соединен с входом установки в О i-ro триггера первой группы, прямой выход которого подключен к первым входам i-x элементов И второй и третьей групп и второму входу i-ro элемента И четвертой группы, выход которого соединен

Редактор Ю.Середа

Составитель Е.Иванова Техред М.Ходанич

Корре Подпи

2214/49 Тираж 673

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

10

43346

с первым входом i-ro элемента ИЛИ группы, выход которого соединен с входом разрешения считывания 1-го регистра, выход i-ro элемента и 5 третьей группы подключен к счетному входу 1-го триггера второй группы, выходы элементов И второй группы соединены с соответствующими входами дешифратора, m выходов которого соединены с вторыми входами соответствующих элементов ИЛИ группы и входами многовходового элемента ИЛИ, выход которого соединен с первым входом управляющего элемента ИЛИ, второй вход которого подключен к выходу (т+1)-го разряда сдвигового регистра, ()-й выход дешифратора подключен к первым входам элементов И первой группы, выходы j-x разрядов регистров соединены с входами j-ro выходного элемента ИЛИ группы, выход которого является выходом j-ro разряда максимального числа устройства,

f5

0

Корректор И. Шулля Подписное

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве составной части блока нормализации порядка чисел с плавающей запятой в ЭВМ, комплексах и системах на модулях с большой степенью интеграции. Целью изобретения является повышение быстродействия. Устройство содержит п регистров 1, п коммутаторов 2, п групп элементов И 6-9, п групп эле(Л 00 СА: 00 .iU