Устройство для сортировки информации Советский патент 1987 года по МПК G06F7/06 

13

Изобретение относится к вмчисли тельной технике и может быть использовано в сист емах обработки информации.

ЦелГ) изобретения - повышение быст- родействия устройства.

На фиг. приведена функциональная схема ycTpoficTBa; на фиг. 2 - временная диаграмма работы устройства в режиме считывания.

Устройство для сортировки информации содержит генератор I импульсов, коммутатор 2, счетчики 3 и 4, блоки 5 и 6 памяти, группу 7 элементов И, первый 8 и второй 9 элементы И, эле- мент ИЛИ 10, триггер II, ВХОДЕ. младших 12 и старших 13 разрядов сортируемого числа, вход 14 разрешения записи, входы 15 и 16 задания режима, тактовый вход 17, вы:чоды 18.

Коммутатор 2 открыт по первым входам при поступлении на т1равляюиц1й вход 5 уровня логического пуля и по вторым входам при поступлении уровня логической единицы. Управление блоками 5 и 6 памяти поступает с выхода коммутатора 2 и элемента И 8 и организовано для БИС памяти статического типа (например, серий 132, 541 и т.п.).

Для записи информации подают сиг- папы на входы записи и выборки, а для считывания информации - только на вход выборки К эисталла, На адресные входы блока 5 памяти поступают сигналы с выходов счетчиков 3 и 4. Совме- стная работа счетчиков 3 и 4 (в счетном режиме } организована посредством связи выхода nepeffoca счетчика 3 и счетного входа счетчика 4 (через элемент ИЛИ 10). Яа выходы элементов И группы элементов И постуггает содержимое счетчиков 3 и 4 только при наличии единичного уровня на выходах блоков 5 и 6 памяти.

Максимальное количество сортируемой информации 2 m разрядных слов.

т П

При этом счетчик 3 считает до / , счетчик 4 - до 2 ). На входы 12 и 13 поступают соответстненно млад шие k и старшие 1 разрядов т-разряд- ного числа (m k-t-l) .

Устройство работает в трех режимах

Режим очистки памяти. По сигналу начальной установки (не приведен) сче.тчики 3 и 4 устанавливаются в нулевое состояние, на выходе триггера 11 устанавливается нулевое состояние. На входе 14 устанавливается уровень

5

2

О

5 0

5

5

д

562

логического нуля, разрешающий работу счетчиков 3 и 4 в счетном режиме. На входах 15 и 16 устанавливается уровень логической единицы, определяю1ций режим записи блоков 5 и 6 памяти по сигналам с выхода генератора 1 импульсов. С выхода генератора 1 импульсов поступает 2 импульсов, которые проходят через коммутатор 4, записьша- ют нули, находящиеся в информационном входе блоков 5 и 6 по всем адресам блоков 5 и 6 памяти.

Режим сортировки информации. На входе 14 устанавливается уровень логической единицы, разрешающий работу счетчиков 3 и 4 в режиме параллельного приема 1нформа1 у1и. На входе 16 устанавливается уровень логической единицы, определяющий режим записи в блоки 5 и 6 памяти. На входе 15 уста- навливается уровень логического нуля, разрешающий прохождение через комму- laTop 2 сигналов по тактовому вхо- ду 17.

По входам 12 и 13 поступает сортируемая информация, k младших разрядов - по входам 12, а 1 старших - по входам 13. С каждой сортируемой информацией поступает сигнал по тактовому входу 17, формирующий сигналы записи и выборки блоков 5 и 6 памяти, После поступления всей сортируемой информации по всем соответствующим адресам блока 5 памяти записаны единичные потенциалы, а в блоке 6 памяти записаны единичные потенциалы по- адресам, определяющимся старшими разрядами сортируемой информации.

Режим считывания информации. На входах 14 и 16 устанавливается уровень логического нуля, определяющий режим работы счетчиков 3 и 4 в счетном режиме и режим считьшания блоков 5 и 6 памяти. На входе 15 устанавливается уровень логической единицы, на выходе триггера I1 устанавливается уро- вемь логического нуля.

С выхода генератора I импульсов поступают импульсы, начиная с единичного уровня (фиг. .2а, ) , с блоков 5 ti 6 памяти происходит считывание и правильная информация появляется через время f,/ (фиг. 2б) . При считывании нулевой информации с блока 6 памяти (фиг. 2б) в момент времени t происходит ее запись в триггер 11, на его инверсном выходе присутствует уровень логическор единицы (фиг.2в.

3132

), который разрешает формирование (фиг. 2г, t, ) сигнала, который увеличивает содержимое счетчика 4 на +№ и сбрасывает в нулевое состояние счетчик 3. Аналогично происходит работа устройства в моменты времени tj-t, (фиг. 2).

Таким образом, при считывании нулевой информации с блока 6 памяти происходит увеличение адреса считывания блока 5 не на 1, а на 2 . При считьшании единичной информации с блока 6 памяти на выходе триггера 11 устанавливается сигнал логического нуля (фиг. 2в, tp на выходе элемента И 9 - нулевой уровень, счетчик 3 работает в счетном режиме. После перебора 2 адресов с блока 5 памяти счетчик 3 формирует сигнал переноса (фиг. 2д, t), который увеличивает содержимое счетчика 4 на +1, и работа устройства продолжается. Выдача информации на выход происходит при наличии единичной информации на вьрсодах блоков 5 и 6 памяти.

Формула изоб ретения

Устройство для сортировки информации, содержащее генератор импульсов, первый счетчик, первый блок памяти, группу элементов и, причем выход генератора импульсов соединен со счетным входом первого счетчика и первым информационным входом коммутатора, второй информационный и управляющий входы которого являются соответственно тактовым входом и первым входом задания режима устройства, входы младших разрядов сортируемого числа устройства соединнеы с информа- ционньпчи входами первого счетчика, вход управления записью которого подключен к входу разрешения записи устройства и информационному входу первого блока памяти, входы младших

2364

разрядов адреса которого соединены с выходами разрядов первого счетчика и первыми входами элементов И младгаих разрядов группы, вторые входы элементов И группы соединены с выходом первого блока памяти, а выходы являются выходами младших разрядов отсортированного числа устройства, отличающееся тем, что, с целью

повышения быстродействия, в него введены второй счетчик, второй блок памяти, элемент ИЖ, два элемента И и триггер, инверсный выход которого соединен с первым входом первого эле5 мента И, второй вход которого подключен к синхровходу триггера и выходу генератора импульсов, а выход соединен с входом установки в ноль первого счетчика и первым входом элемента

0 ИЛИ, второй вход которого подключен к выходу переполнения первого счетчика, а выход соединен со счетным входом второго счетчика, вход управления записью которого соединен с

5 входом разрешения записи устройства и инофрмационным входом второго блока памяти, вход разрешения выборки которого объединен с входом разрешения выборки первого блока памяти и под0 ключен к выходу коммутатора и первому входу второго элемента И, второй вход которого является вторым входом задания режима устройсгва, а выход соединен с входами разрешения записи

35 блоков памяти, входы старших разрядов сортируемого числа устройства соединены информационными входами второго счетчика, выходы разрядов которого соединены с входами старших разрядов

40 адреса первого блока памяти, адресными выxoдaJ и второго блока памяти и первыми входами элементов И старших разрядов, третьи входы элементов И группы подключены к вькоду второго

45 блока памяти и информационному входу триггера.

Фиг 2

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации. Цель изобретения - повышение быстродействия. Устройство для сортировки информации содержит генератор 1 импульсов, коммутатор 2, счетчики 3 и 4, блоки 5 и 6 памяти, группу 7 элементов И , первый 8 и второй 9 элементы И, элемент ИЛИ 10, триггер 11, входы 12-17, выходы 18. Выход генератора 1 импульсов соединен с синхровходом триггера 1I, работающим по заднему фронту. Инверсный выход триггера 1I соединен с вторым входом элемента И 9. Блоки 5 и 6 памяти - одноразрядные. Максимальное количество сортируемой информации 2 -т разрядных слов. При этом счетчик 3 считает до 2, счетчик 4 - до 2f(). На входы 12 и 13 поступают соответственно младшие k и старшие 1 разрядов т-разрядного числа (). Сущность изобретения заключается в формировании во втором блоке памяти признака записи в массив информации. Во время считьшания информации при отсутствии этого признака осуществляется переключение адресов первого блока памяти, минуя незаполненный сортируемой информацией массив. Изобретение позволяет повысить быстродействие сортировки информации. 2 ил. (Л