Устройство для отображения информации Советский патент 1987 года по МПК G06F3/14 

13341

Изобретение относится к системам отображения информации и может быть . использовано в биологии,, физике и других областях науки и техники, где „ необходимо запоминание, обработка и отображение информации.

Цель изобретения - расширение области применения за счет вьшолнения коррекции отображаемой информации ю без прерывания ее отображения.

На фиг. изображена структурная схема устройства: на фиг.2 - временные диаграммы работы генератора импульсов и делителя частоты. 15

Устройство (фиг.1) содержит генератор Г импульсов, первый 2, второй 3, третий 4 и четвертый 5 регистры, делитель 6 частоты, счетчик 7, первый 8, второй 9, третий 10 и четвер- 20 тый 11 коммутаторы, первую 12 и вторую 13 группы элементов И, первый 14 и второй 15 дешифраторы, первый 16 и второй 17 блоки памяти, первый 18 и второй 19 регистры сдвига, элементы 25 ИСКЛЮЧАЮЩЕЕ ИЛИ 20, цифроаналоговый преобразователь 21, аналоговые сумма- торы 22, блок 23 ввода-вывода, блок 24 отображения. На фиг.1 показаны также входы и выходы блоков 25-29. 30 На фиг.2 обозначены выход 30 генератора импульсов и .выходы 31-37 делителя частоты.

Устр ойство работает следующим об- разом.35

Генератор I импульсов формирует последовательность импульсов, частота которых равна частоте индикации точек на экране блока 24 отображения. елитель .частоты формирует из и iпyль- 40 сов генератора 1 импульсов последовательность телевизионных синхроимпульсов, синхронизирующих развертку блока 24 отображения. Импульсы с второго выхода делителя 6 частоты посту- 5 ают на счетчик 7, код которого опрееляет адрес индицируемой в каждый . омент точки на блоке 24 отображения блоков 16 и 17 памяти. Импульсы с третьего выхода делителя б частоты gg оступают на первый коммутатор 8 и правляют адресацией блоков 16 и 17 амяти. В режиме отображения инфорации на адресные входы блоков 16 и 17 памяти поступает информация с вы- . . одов счетчика 7, а в режиме ввода- вывода - с первого регистра 2. Первый блок 16 памяти хранит коды многорадационного изображения одного кг Д412

ра, второй блок 17 памяти является системной памятью, служащей дня запоминания различных служебных символов

В режиме маскирования графического изображения системной памятью 17 на экране блока 24 отображения отображаются лишь те части изображения, которые совпадают с единицами, записанными в системной памяти 17, остального изображения не видно. Этот режим нужен дпя выделения из всего изображения отдельных участков, которые необходимо отобразить в данном случае.

В режиме черно-белого отображения все разряды памяти 16 интерпретируются как код яркости и подаются на цифроаналоговый преобразователь 21. В режиме цветного отображения часть разрядов блока 16 интерпретируется как коды цвета, обычно этих разрядов бывает 3 и с их помощью кодируется любой из 8 цветов.

Блоки 16 и 17 памяти построены так, что в режиме отображения информации одновременно считывается п точек изображения, информация о которых поступает на входы регистров 18 и 9 сдвиг.а, на .выходах которых получаются поочередно коды каждой из п точек Поскольку скорость отображения точек на экране определяется скоростью телевизионной развертки, то время индикации одной точки изображения определяется по формуле

(k

tcrp k

tcTp

k - время движения луча по строке (это время обычно составляет 45 мкс). число точек разложения изображения по одной строке.

Если число равно 256, то время индикации одной точки составит около 180 НС, Такая скорость считается предельной для многих блоков памяти, при этом не остается времени на запись или считывание. Считывая одновременно п точек и выбирая число п . достаточно большим, можно увеличить время между считываниями в п разj при этом сами блоки памяти могут быть с малым быстродействием, кроме того появляется время для чтения/записи информации от внешних устройств.

31

Сдвиг информации в регистрах 18 и I9 сдвига производится сигналами от генератора 1 импульсов. Коды графического изображения поступают с регистра I8 сдвига иа вторую группу элементов И 13, которая управляется через четвертый коммутатор 11 либо кодами второго блока 17 памяти, либо третьим регистром 4, который являет- ся регистром маски отображения. Управление четвертым коммутатором 11 осуществляется от четвертого регистра 5. Три младших разряда кода изображения поступают на входы третьего коммутатора 10, который переключает эти коды либо на вход элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20, либо на вход ана логовых сумматоров 22 в зависимости от того, черно-белое или цветное изображение должно быть получено. Элементы ИСЮГОЧАЮЩЕЕ ИЛИ 20 служат для ползпения как позитивного, так и негативного изображения под управлением четвертого регистра 5. С вы- хода элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20 код изображения преобразуется в видеосигнал цифроаналоговым преобразователем 21, затем смешивается в ана- логовьгх сумматорах 22 с сигналами цветности и поступает на информационные входы блока 24 отображения.

В режиме ввода-вывода адрес грзт- пы, содержащей п слов, определяется состоянием старших разрядов первого регистра 2. Код этих разрядов подаётся на входы блоков 16 и 17 памяти через первый коммутатор 8, который в этом режиме передает коды адреса от первого регистра 2. Выбор одного из п слов группы осуществляется вторым дешифратором 15 и вторым коммутатором 9. Оба эти блока уравняются младшими разрядами адреса, подаваемого от внешних устройств, формирующимися в первом регистре 2. Блок 23 определяет адрес, по которому происходит обмен данными с блоками 16 и 17 памяти. .

Второй регистр 3 является регист- ром маски записи. Он заправляет первой группой элементов И 12 и определяет, какие именно биты слова будут записьгааться в блоки памяти. Наличие этого регистра позволяет произ водить запись отдельных бит слова, н нарушая информации в остальных битах При чтении информации из блоков 16 и I7 памяти номер читаемого слова

41

определяется вторым коммутатором 9, считываемое слово записывается в бло 23 ввода-вывода, управляющий обменом данными между блоками памяти и внешними устройствами.

Генератор импульсов вырабатывает последовательность импульсов, поступающих на делитель 6 частоты. Эпюра сигнала 30 (фиг.2), подаваемая на блок 24 отображения, состоит из кад- ровых синхроимпульсов 31 и строчных синхроимпульсов 32. Между строчными синхроимпульсами умещается k импульсов 33, поступающих на регистры 18 и 19 сдвига. Импульсы 34 поступают на счетчик 7, их число за период строчных импульсов равно k/n. Сигналы 35 подаются на первый коммутатор 8 и служат для разделения времени обращения к блокам памяти внешних устройств и блока отображения. В то время, как этот сигнал находится в соетоянии логической единицы 36, память подключается к блоку 24 отображения, в момент действия импульса 37 - к внешним устройствам.

Таким образом, предлагаемое устройство работает с двумя блоками памяти, что позволяет получить ряд режимов отображения, связанных с маскированием основного изображения системной памятью, интерпретацией системной памятью с целью получения на экране визиров шкал, других служебны символов, повышающих точность интер- претации информации на экране блока отображения без прерывания изображения и удобство работы с устройством.

Формула изобретения

Устройство для отображения информации, содержащее генератор импульсов, делитель частоты, счетчик, первый коммутатор, первый блок памяти, первый регистр сдвига, цифроаналого- вый преобразователь, первый регистр, выход генератора импульсов соединен с входом делителя частоты, первый выход которого соединен с синхронизи- рзгющим входом блока отображения, второй выход делителя частоты соединен с счетным входом счетчика, выходы которого соединены с информационными входами первой группы первого коммутатора, выходы которого соединены с адресными входами первого блока памяти, выходы которого соединены с инФормациоиными входами первого регистра сдвига, - информационные входы первого регистра являются информатхион- ными входами устройства, третий выход делителя частоты соединен с управляющим входом первого коммутатора отличающееся тем, что, с целью расширения области применения за счет выполнения коррекции отображаемой информации без прерывания ее отображения, в устройство введены второй блок памяти, второй регистр сдвига, две группы элементов И, аналоговые сумматоры, элементы ИСКЛЮЧАЮ-is разователя, выход которого соединен

ЩЕЕ ИЛИ, второй, третий, четве)ртый

регистры, второй, третий, четвертый

коммутаторы, два дещифратора, входы

первого дешифратора являются адресны-.

ми входами устройства, выходы перво- 20 И второй группы соединены с информаго дешифратора соединены с входами ционными входами третьего коммутатос первыми входами аналоговых сумматоров , выходы которых соединены с информационными вход;1ми блока отображения, выходы второй группы элементов

записи регистров, выходы первой группы первого регистра соединены с ин - формационными входами второй группы первого коммутатора, выходы которого соединены с адресными входами второго блока памяти, выходы которого соединены с информационными входами второго рсг истра сдвига, выход генератора импульсов соединен с входами сдвига регистров сдвига, информационные входы второго, третьего, четвертого регистров и блоков памяти объединены с информационными входами первого регистра, выходы второго регистра соединены с первыми входами элементов И первой группы, выходы которых соединены с входами записи соответственно первого и второго блоков памяти, выходы второй группы первого регистра соединены с входами второго дешифраJ/

ра, выходы первой группы соединены с входами второ элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

25 второй группы тр1етьего ко соединены с вторыми входа вых сумматоров, выходы вт гистра сдвига соединены с онными входами первой гру

30 того коммутатора, информа ды второй группы которого с выходами третьего регис четвертого коммутатора со входами второй группы эле

2g второй группы, первьШ, вт тий выходы четвертого рег нены с управляющими входа и четвертого коммутаторов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

40 рого дешифратора соединен входами элементов И перво

жЛП ТГ1ШШ1 JTinrL

32зг

J.П

жл иишiuiM-

J4

Л

35

36

37

ВНИИПИ Заказ 3963/45 Тираж 672 Подписное Пронзи.-полигр. пр-тке, г, Ужгород, ул. Проектная, 4

41

10

U«

тора и адресными входами второго коммутатора, информационные входы первой и второй групп которого соединены с выходами первого и второго блоков памяти соответственно, выходы второго коммутатора являются выхода- t-iH устройства, выходы первого регистра сдвига соединены с первыми входами элементов И второй группы, выходы первой группь. которых соединены с входами первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,, выходы которых соединены с входами цифроаналогового преобс первыми входами аналоговых сумматоров , выходы которых соединены с информационными вход;1ми блока отображения, выходы второй группы элементов

ра, выходы первой группы которого соединены с входами второй группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы

второй группы тр1етьего коммутатора соединены с вторыми входами аналоговых сумматоров, выходы второго регистра сдвига соединены с информационными входами первой группы четвертого коммутатора, информационные входы второй группы которого соединены с выходами третьего регистра, выходы четвертого коммутатора соединены с входами второй группы элементов И

второй группы, первьШ, второй и третий выходы четвертого регистра соединены с управляющими входами третьего и четвертого коммутаторов и входом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго дешифратора соединен с вторыми входами элементов И первой группы.

..Л

Л

J 1Г

Изобретение относится к системам отображения информации и может быть использовано в биологии, физике и других областях науки и техники, где необходимы запоминание, обработка и отображение информации. Целью изобретения является расширение области применения за счет выполнения коррекции отображаемой информации без прерывания ее отображения. Устройство содержит два блока памяти, в графической памяти 16 хранятся коды изображения одного кадра, в системную память 17 заносится информация, которая управляет процессом формирования изображения.. Информация из системной памяти 17 может использоваться для маскирования отдельных точек и участков с помощью регистра сдвига 19, коммутатора 11 и группы элементов И, раскраски и наложения служебной информации на основное изображение через регистр 5, коммутатор 10, аналоговые сумматоры 22. Такое маскирование позволяет формировать различные фрагменты изображения без изменения основной графической памяти 16. Регистр 3 используется для частичной коррекции основной графической памяти 16 в режиме ввода-вывода информации. 2 ил. 2 в (Л : w 4 26 фие.