Устройство для отображения информации на экране электронно-лучевой трубки Советский патент 1989 года по МПК G09G1/08 

СЛ ОО

СП

О

Ю

3 1513506 рас1лирение области применения устройства нутем возможности обеспече- НИЛ отображения дуг окрулшостей. Это достигжгтся введением второго блока 45 постоянной памяти, второго делителя 20 частоты, третьего 17 и четвертого 19 блоков сдвига, преобразователя 18ЛСОДОВ, коммутаторов 22, 29, 35, 36 и 42 и соответствующих функционально /ных связей. Высокая производительность устройства при построении дуг окруж- ностей обеспечивается регулированием времени построения дуги в зависимости

от ее радиуса. Регулирование времени осуществляется по двоичному закону: с уменьшением радиуса вдвое время построения уменьшается вдвое путем сдвига блоком 19 кода длины дуги..Одновременно с уменьшением вдвое кода длины дуги ос угцествляется переход к использованию других массивов блока 45, содержащих вдвое меньше значений модулей синуса и косинуса на том же интервале углов от О до /Г для обеспечения построений дуги заданной угловой величины, 1 табл«, i ил..

Изобретение относится к вычислительной технике, предназначено для отображения графической и символьной информации на экране ЭЛТ и может быть использовано в качестве периферийного устройства ЭВМ. ЦЕЛЬ ИЗОБРЕТЕНИЯ - РАСШИРЕНИЕ ОБЛАСТИ ПРИМЕНЕНИЯ УСТРОЙСТВА ПУТЕМ ВОЗМОЖНОСТИ ОБЕСПЕЧЕНИЯ ОТОБРАЖЕНИЯ ДУГ ОКРУЖНОСТЕЙ. ЭТО ДОСТИГАЕТСЯ ВВЕДЕНИЕМ ВТОРОГО БЛОКА 45 ПОСТОЯННОЙ ПАМЯТИ, ВТОРОГО ДЕЛИТЕЛЯ 20 ЧАСТОТЫ, ТРЕТЬЕГО 17 И ЧЕТВЕРТОГО 19 БЛОКОВ СДВИГА, ПРЕОБРАЗОВАТЕЛЯ 18 КОДОВ, КОММУТАТОРОВ 22,29,35,36,42 И СООТВЕТСТВУЮЩИХ ФУНКЦИОНАЛЬНЫХ СВЯЗЕЙ. ВЫСОКАЯ ПРОИЗВОДИТЕЛЬНОСТЬ УСТРОЙСТВА ПРИ ПОСТРОЕНИИ ДУГ ОКРУЖНОСТЕЙ ОБЕСПЕЧИВАЕТСЯ РЕГУЛИРОВАНИЕМ ВРЕМЕНИ ПОСТРОЕНИЯ ДУГИ В ЗАВИСИМОСТИ ОТ ЕЕ РАДИУСА. РЕГУЛИРОВАНИЕ ВРЕМЕНИ ОСУЩЕСТВЛЯЕТСЯ ПО ДВОИЧНОМУ ЗАКОНУ: С УМЕНЬШЕНИЕМ РАДИУСА ВДВОЕ ВРЕМЯ ПОСТРОЕНИЯ УМЕНЬШАЕТСЯ ВДВОЕ ПУТЕМ СДВИГА БЛОКОМ 19 КОДА ДЛИНЫ ДУГИ. ОДНОВРЕМЕННО С УМЕНЬШЕНИЕМ ВДВОЕ КОДА ДЛИНЫ ДУГИ ОСУЩЕСТВЛЯЕТСЯ ПЕРЕХОД К ИСПОЛЬЗОВАНИЮ ДРУГИХ МАССИВОВ БЛОКА 45, СОДЕРЖАЩИХ ВДВОЕ МЕНЬШЕ ЗНАЧЕНИЙ МОДУЛЕЙ СИНУСА И КОСИНУСА НА ТОМ ЖЕ ИНТЕРВАЛЕ УГЛОВ ОТ 0 ДО *98П ДЛЯ ОБЕСПЕЧЕНИЯ ПОСТРОЕНИЯ ДУГИ ЗАДАННОЙ УГЛОВОЙ ВЕЛИЧИНЫ. 1 ИЛ.

Изобретение относится к вычислительной технике, предназначено для отображения графической и символьной информации на экране ЭЛТ, может быть использовано в качестве, периферийного устройства ЭВМ и является усовершенствованием устройства по ав(г.св. К 1300542,

Цель изобретения - расширение области применения устройства путем отображения дуг окружностей.

На чертеже представлена функцио- нальная схема устройства.

Устройство содержит блок 1 сдвига входы которого являются первым 2 и вторым 3 информационными входами уст ройства, блок 4 сравнения, первгз1й регистр 5, первый коммутатор 6, второй регистр 7, дешифратор 8. первый ключ 9, генератор 10 тактовых импульсов (ГТН), первый делитель 11 частот первый счетчик 12, элемент ИЛИ 13, второй 14 I третий. 15 счетчики, второй 16 и третий 17 блоки сдвига, преобразователь 18 кодов, четвертый бло 19 сдвига, второй делитель 20 частоты, -причем информационный вход блока 19 является седьмым информационизш входом 21 устройства.

. Устройство также содержит пятый коммутатор 22, третий регистр 23, третий цифроаналоговый преобразова-- тель (ЦДЛ) 24, второй ключ 25, первый з М южитель 26, первый сумматор 27, индикатор 28, шестой коммутатор 29, четвертый регистр 30, четвертый ЦАП 31, третий ключ 32, второй умно- житель 33, второй сумматор 34, трети 35, четвертый 36 и седьмой 37 комму- .таторы. Кроме того, устройство также содержит первый 38 и второй 39 ПАП,

25

20

О

з5 , 40 дз

г с

входы которых являются третьим 40 и четвертьш 41 информационными входами устройства, второй коммутатор 42, управляющий вход которого является управляющим входом 43 устройства, и первый 44 и второй 45 блоки постоянной памяти, Второй информационный вход коммутатора 37 является шестым информационным входом 46 устройства, а- информационный вход делителя 20 частоты является пятым информационным входом 47 устройства.

Устройство работает следующим образом.

При отображении векторов.коды координат начала вектора поступают по входам 40 и 41 на ЦАП 38 и 39 соответственно. Выходные сигналы ЦАП 38 и умножителя 26 и ПАП 39 и умножителя 33 суммируются сумматорами 27 и 34 соответственно - луч индикатора 28 устанавливается в начальнзпо точку вектора. Умножители 26 и 33 осуществляют умножение -кодов проекций вектора на координатные оси на опорные сигналы, определяющие характер движения луча, по каждой из координат. Полярность опорных сигналов умножителей 26 и 33 задается вторым 25 и третьим 32 ключами соответственно по сигналам, поступающим на их управляющие входы через коммутатор 37 с входа 46. Входные сигналы ключей j 25 и 32 формируются ЦАП 24 и 31 соответственно. Для обеспечения синхронности построения проекции на входы ЦАП 24 и 31 из регистров 23 и 30 соответственно поступают одинаковые коды. Старшие разряды кодов формируются счетчиком 14 и поступают на входы регистров 23 и 30 с выхода

коммутатора 42 через коммутаторы 22 и 29 соответственно,. а младшие разряды кодов - блоком 44 (одинаковые на втором и первом выходах) и поступают на входы регистров 23 и 30 чере коммутаторы 35 и 36 соответственно. Коммутаторы 22, 29, 35-37 и 42 устанавливают в необходимое состояние сигналами, поступающими на их управляющие входы по входу 43.

Высокая производительность устройства обеспечивается регулирование времени построения вектора в зависимости от величины большей его проекции. Выборка большей проекции осуществляется коммутатором 6 в соответствии с сигналом, поступающим на его управляющий вход через регистр 5 с выхода блока 4 сравнения. Код большей проекции запоминается в регистре 7 и используется дешифратором 8 в качестве регулирующего время построе ния. Сдвиг кодов проекций, поступающих по входам 2 и 3, в блоке 1 от- ключей стробированием выхода дешифратора 8 на время формирования регулирующего кода. Сигналы, управляющие стробированием дешифратора 8 и записью информации в регистры 5 и тупают по входу 43.

Увеличение крутизны опорных сигналов до недопустимых размеров ограничивается ступенчатым уменьшением a mлитyды опорных сигналов в 2 (т - натуральное число) раз. Коды проекций вектора при этом сдвигаются на m разрядов в сторону старших, чтобы амплитуда выходных сигналов умножителей оставалась соответствующей заданному

.перемещению луг1а. Сдвиг осуществляется блоком 1 в соответствии с управ. ляющими сигналами, выработанными дешифратором 8 на основании анализа числа незначащих разрядов в регули™ рующем время коде.

Для регулирования времени построет ния используется только п старших значащих разрядов регулирующего кода что соответствует разбиению регулирующих кодов на группы, размер которых уменьшается вдвое с уменьшением вдвое регулирующего кода. Векторы, регулирующие коды которых принадлежат одной группе, строятся за одно и то же время, что позволяет сократить количество значений крутизньг- опорного сигнала, реализуемых устройством, равное .числу групп регуг7, пос0

5

0

5

0

5

0

5

0

5

лирующих кодов, которым соответствует одинаковая лг-пипитуда опорного сигнала (регулируемая также в зависимости от величины регулирующего кода).

Блок 44 содержит столько же массивов (страниц), сколько значений крутизны реализуется устройством. На каждой странице блока 44 записаны линейно возрастающие коды опорного сигнала определенной крутизны. Последовательно прочтение кодов, записанных на используеьюй при данной величине регулирующего кода странице, обеспечивает счетчик 12. Его сброс в ноль в конце страницы (возврат в начало страницы) осуществляется делителем 11 частоты, коэб54 ициент деления которого соответствует числу слов на заданной странице и определяется старшими разрядами кода большей проекции, сдвинутого блоком 1, Выходной сигнал делителя 11 частоты инициирует также переход в следующе.е состояние счетчика 14, т.е. последний осуществляет счет числа прочтений используемой страницы блока 44 (накопление),

Таким образом, в устройстве осуществляется интерполирование линейного (пилообразного) опорного сигнала ступенчатой функцией. Последняя представляет собой сумму двух фз нкций, одна из которых формируется счетчиком 14 и поэтому осуществляет интерполирование с постоянным шагом по амплитуде. Вторая из них формируется блоком 44, и осуществляется интерполированием мелоду точками интерполяции первой функции. Число точек интерполяции второй функции равно числу слов на использз емой странице блока 44, что обеспечивает необходимые крутизну опорного сигнала и время построения вектора.

З меньшение в 2 раз a mлитyды опорного сигнала и времени построения вектора при сдвиге кодов проекций в блоке 1 на m разрядов осуществляется уменьшением числа прочтений используемой страницы блока 44 в 2 раз за счет отключения m старших разрядов счетчика 14 с помощью первого -ключа 9, запрещающего генерирование тактовых импульсов ГТИ 10 при определен-, ном (дешифратором в зависимости от числа незначащ1гх разрядов в регулирующем коде) состоянии счстчтша 14.

10

15

20

25

елрттель 20 частоты при отображении символов и векторов выключен сигнаом, поступающи- м на его управляющий ход по входу 43, и поэтому не влияет а работу ГТИ 10. Если величина т больше числа разрядов счетчика 14, ключ 9 полностью отключает поседний, используя для запрещения генерирования .импульсов выходной сигнал делителя 11 частоты. Исполь- зуемые при этом страницы блока 44, переход к которым определяется дешифратором 8, считываются однократно

Начальное состояние счетчиков 12 и 14 определяет код, поступающий по входу 21 (при отображении векторной информации этот код нулевой). Счетчик 15 при построении векторов не используется. Сигнал, управляющий записью начального состояния в счет- Чики, поступает по входу 47,

При отображении символьной ин сЬормации коды координат знакоместа поступают по входам 40 и 41 на ЦДЛ 38 и 39 соответственно. Выходные сигналы ЦЛП 38 и умножителя 26 и иДП 39 и умножителя 33 суммируются сумматорами 27 и 34 соответственно - луч индикатора 28 устанавливается в левый нижний угол знакоместа. На кодовые входы умножителей 26 и 33 по входам 2 и 3 соответственно посту- пает код, определяющий размер отоб- рахшемого символа (сдвиг в блоках 1 и 19 предварительно,отключен стробированием выходного сигнала дешифратора на все время формирования символа сигналом, поступающда на вход дешифратора 8 по входу 43).

Па вход опорного сигнала умножителей 26 и 33 поступают положительные (в соответствии с информацией, поступающей при отображенрн-1 символов череё кo яsyтaтop 37 кода с входа 46 на управляющие входы ключей 25 и 32) выходные сигналы ЦРЛ 24 и 31 соот- ветственнс ,, обеспечивающие движение луча по контуру отображаемого ciiMBO- ла. Иладшие разряды входных кодов ЦАП 24 и 31 поступают па них с первого к второго выходов блока 44 через коммутаторы 35 и 36 и регистры 23 и 30 соответственно, а старшие разряды - с вцхода коммутатора 42 через ком 1утаторы 22 и 29 и регистры 23 и 30 соответственно. Коммутатор 42 обес- ,печивает при отображении .символов нулевое состояние формируемых при

30

35

40

45

50

55

5

0

5

0

5

0

5

0

5

отображении векторов счетчиком 14 старших разрядов входных кодов ЦАП 24 и 31. Необходимое состояние коммутаторов 22, 29,35-37 и 42 устанавливается сигналами, поступающими на их управляюпще входы по входу 43.

Начальное состояние счетчика адреса блока 44, образованного последовательно соединенными счетчиками 12, 14 и 15 определяет код, поступающий по входу 21 через блок 19 (сдвиг в блоке 19 отключен, как это указано).

Сигнал, управляю1дий записью кода в счетчики, поступает по входу 47.

Выходное слово блока 44 содержит два служебных разряда. Первый из них используется для запрещения генерирования тактовых импульсов генератором 10 по окончании считьшания из блока 44 описаЕтия отобряжаемого символа: значение, запрещающее генерирование импульсов, разряд имеет только в последнем слове описания каждого символа Второй слз жебньй разряд управляет галичием подсвета точки контура символаS описываемой считывае- мгзш в данный момент словом блока 44. Его значение определяется при составлении описания контура конкретного символа. (Второй слуткебный разряд не имеет отношения к формированию от- клоняю д15х сигналов и поэтому на схеме не показан).

Делители 11 и 20 частотгл при отображении cи шoлoв на работу устройства не влияютJ так как выключены сигналами, поступающими на их управляющие входы по входу 43.

При отображении дуг окружностей коды координат центра окружности, на которой лежит отображаемая дуга, по входам 40 и 41 поступают на ЦАП 38 и 39 соответственно. Выходные сиг- налы ПДП 38 и умноясителя .26 и ПуШ 39 -И умножителя 33 суммируются сумт-iaTO- рами 27 и 34 соответственно луч индикатора устанавливается в центр окружности, так как в начальный момент выходные сигналы множителей равны нулю. Во время построения дуги окружности умножители осуществляют цифроаналоговое умножение кода радиуса дуги на квадратурные опорные сигналы.

Коды опорных сигналов формируются блоком 45, содержащим значения модулей синуса и косинуса углов от О до У/. Последовательное считывание кодов из

блока обеспечивается счетчиком адрес образованным последовательно соединенными счетчиками 12, 14 и 15. Делитель 11 частоты выключен сигналом, поступающим на его управляющий вход по входу 43, поэтому изменение состояния счетчика 14 происходит только после переполнения счетчика 12, Выхоные коды блока 45 (значения косинуса и синуса) поступают через коммутаторы 35 и 36 (младшие разряды) и 22 и 29 (старщие разряды) на информационные входы регистров 23 и 30 соответственно. Регистры 23 и 30 предназначены для сокращения длительности переходных процессов на входах ЦАП 24 и 31, формирующих униполярные опорные сигналы соответственно.Управление полярностью опорных сигналов осущест- вляется ключами 25 vi 32 в соответствии с информацией, поступающей на их управляющие входы с выхода преобразователя 18 кодов через коммутатор 37. Коммутаторы 22, 29 и 35-37 устанавливаются в необходимое состояние сигналами, поступающими на их управляющие входы по входу 43.

Высокая производительность устройства при построении дуг окружностей обеспечивается регулированием времени построения дуги в зависимости от ее радиуса. Регулирование времени осуществляется по двоичному закону: с уменьшением радиуса вдвое время построения уменьшается вдвое .путем сдвига блоком 19 кода длины дуги, поступающего по входу 21 на информационный вход делителя 20 частоты, вправо (в сторону младщих .разрядов). Величина сдвига определяет ся дешифратором 8 на основании анализа числа незначащих разрядов в коде радиуса, поступающем на его вход из регистра 7. Входной код регистра 7 формируется коммутатором 6, причем состояние последнего безразлично, так как при построении дуг окружностей по входам 2 и 3 на входы блока 1 (сдвиг в котором предварительно отключен стробированием выходно о сигнала дешифратора 8 на время записи кода в регистр 7) поступает один и тот же код радиуса дуги.

Делитель 20 частоты формирует временной интервал, пропорциональный поступившему на его информационный вход коду, в течение которого происходит г зменение с-остояния счетчиков

0.

Q

12, 14 и 15 н перемещение лучг по экрану индикатора, так как его выходной сигнал запрещает генерирование тактогзых импульсов ГТИ 10. Одновременно с уменьшением вдвое кода длины дуги (блоком 19) ос тцествляетсч переход к использованию других массивов блока 45, содержащих вдвое меньше значений модулей синуса и косинуса на том же интервале углом от О до п , с тем, чтобы обеспечить построение дуги заданной угловой величины. В связи с этим код начала дуги, посту5 дающий по входу 21, перед записью в счетчики 12 (младшие разряды), 14 (средние разряды) и 15 (старшие разряды) подвергается сдвигу вправо в блоке 19 на ту же величину, что и код длины дуги. Текущий код номера квадранта при этом оказывается содержащимся в соседних двух разрядах счетчика адреса, положение которых зависит от величины сдвига в блоке

5 19. Выделение разрядов счетчика адреса, содержащих текущий код номера квадранта, производится с помощью блока 17, осуществляющего сдвиг на ту же величину, что и блок 19, но в - противоположную сторону (влево) : код номера квадранта оказывается при этом содержащимся в двух старших разрядах выходного кода блока 17, которые и используются для управления полярностью опорных сигналов умножителей. Преобразователь 18 кодов предназначен для выработки из кода номера квадранта сигналов, управляющих ключами 25 и 32, аналогичных поступающим в режиме отображения векторов по входу 46. Его работа иллюстрируется таблицей.. Сигнал, управляющий записью кода в счетчики, поступает по вхо- ДУ 47.

Для того, чтобы с уменьшением времени построения не происходило увеличение крутизны формируемых опорных сигналов до величин, при которых пог0

5

0

5

решность умнолсения становится недопустимо большой, с уменьшением в 2

раз кода радиуса дуги осуществляется переход к использованию массивов блока 45, содержащих коды опорных сигналов во столько же раз меньшей амплитуды. Код радиуса дуги, поступающий по входам 2 н 3, при этом подвергается сдвигу в блоке 1 на m разрядов в сторону старших (влево), чтобы амплитуда в xoдныx сигналов

умножителей оставаггась соответствующей радиусу строящийся дуги. Управление сдвигом и переходом к другим массивам блока 45 осуществляется дешифратором 8 на основании анализа числа незначащих разрядов в коде радиуса.

Формула изобретения

Устройство для отображения информации на экране электронно-лучевой трубки по авт.св. № 1300542, отличающееся тем, что, с целью расишрения области применения устройства путем отображения дуг окружностей, оно содержит второй -блок постоянной памяти, второй делитель частоты, третий и четвертый блоки сдвига, управляющий вход третьего блока сдвига соединен с выходом дешифратора, а информационные входы - соответственно с выходами первого, второго и третьего счетчиков, преобразователь кодов, вход которого подключен к выходу третьего блока сдвига, третий, четвертый, пятый, шестой и седьмой коммутаторы, первый ннформацион- iibiii вход седьмого коммутатора соединен с врлходом преобразователя кодов, выход второго делителя частоты соединен с третьим управляющим входом генератора тактовых импульсов, выход седьмого коммутатора соединен с управляюп ими входами второго и третьего ключей, вь1ходы третьего и пятого коммутаторов соединены с информационными входами третье го регистра, выходы четвертого и шестого коммутаторов соединены с инфор

061 мацио1 ными входами четвертого регистра, управляющие входы с третьего по седьмой коммутаторов соединены с управляющим входом устройства, первые информационные входы пятого и шестого коммутаторов соединены с выходом второго коммутатора, первые информационные входы третьего и четвертого коммутаторов соединены соответственно с вторым и третьим выходами первого блока постоянной памяти, первый выход второго блока постоянной памяти соединен с вторыми информационными входами третьего и пятого коммутаторов, второй выход второго блока постоянной памяти соединен с вторыми информационными входами четвертого и шестого коммутаторов, второй информационный вход седьмого коммутатора является шестым информаци- ОП1Ш1М входом устройства, информационный вход второго делителя частоты соединен с пятым информационным входом устройства, а управляющий и счетные входы его соединены соответственно с управляющим и счетным входами первого делителя частоты, управляющий вход четвертого блока сдвига соединен с выходом дешифратора, а информационный вход является седьмым информационным входом устройства, выход четвертого сдвига соединен с информационными входами первого, второго и третьего счетчиков и второго делителя частоты, управляющий вход второго блока постоянной памяти соединен с выходом дешифратора, а адресные входы - с выходами соответственно первого, второго и третьего счетчиков.