Устройство для приема и декодирования последовательности импульсно-временных кодов Советский патент 1987 года по МПК G08C19/28 

Изобретение относится к радиотехнике, электросвязи и может использоваться в асинхронно-адресных системах связи.

Цель изобретения - повышение помехоустойчивости устройства.

На чертеже показана функциональная схема устройства для приема и декодирования последовательности импульсно-времен- ных кодов.

Устройство содержит аналого-цифровой преобразователь 1, элемент И 2, второй регистр 3 буферной памяти, блок 4 постоянной памяти, первый регистр 5 сдвига (линия задержки), второй 6 и первый 7 дешифраторы (блоки совпадения).

Устройство работает следуюшим обра- зом.

Перед началом работы на установочный вход устройства поступает импульс, обнуляющий содержимое буферного регистра 3. Допустим, что на входы преобразователя 1 поступают только сигнальные (полезные) видеоимпульсы, а импульсы помех отсутствуют. С выхода преобразователя 1 двоичный код, соответствуюш.ий амплитуде входного импульса, поступает на вход блока 4 памяти и на информационный вход регистра 3. Блок 4 памяти запрограммирован так, что сигнал логической единицы на его выходе должен появиться при: нулевом коде на выходе регистра 3 и любой ненулевой кодовой комбинации на выходе преобразователя 1; тождественном равенстве кодов на выходе преобразователя 1 и регистра 3. Во всех остальных случаях на выходе блока 4 должен формироваться сигнал логического нуля.

В исходном состоянии (до приема информационной посылки) в регистре 3 записаны нули и каждому ненулевому отсчету амплитуды видеоимпульсов с преобразователя 1 на выходе блока 4 соответствует единица поступающая на вход регистра 5. При появлении единиц во всех ячейках регистра 5, что соответствует группе «Старт, на выходе дешифратора 6 формируется импульс «Старт, который поступает на выход устройства.

На втором входе элемента И 2 строби- рующий импульс появляется с задержкой относительно импульса «Старт на величину задержки приема сигнальной посылки в регистр 5. При этом на выходе дешифратора 7 появляется сигнал логической единицы, открывающий по первому входу элемент И 2, на выходе которого формируется импульс, поступающий на управляющий вход регистра 3. Этот импульс производит запись в регистр 3 кода с выхода преобразователя 1, фиксируя уровень принимаемой сигнальной посылки. В дальнейшем, во время приема информационной посылки, блок 4 формирует

единицы только на входные сигналы, тождественные сигналу, записанному в регистр 3. Теперь, даже если на вход устройства поступают как импульсы полезного

сигнала, так и импульсы помехи, то во всех последующих подциклах данного цикла приема расшифровка ложного сигнала «Стоп дешифратором 7 маловероятна, так как на вход регистра 5 проходят только импульсы

с амплитудой, близкой амплитуде сигнального импульса, записанной в регистре 3.

Поскольку таким свойством дружности флуктуации амплитуд внутри всей посылки и внутри группы «Стоп обладают лишь сигнальные группы «Стоп, а ложный набор

временной группы «Стоп чаще всего формируется из импульсов помех с различными амплитудами, то достигается повышение помехоустойчивости приема в целом. После приема информационной посылки на установочный вход устройства поступает импульс, который обнуляет регистр 5, подготавливая его к приему следующей посылки. Таким образом, в устройстве значительно снижается вероятность ложного приема наборов групп «Стоп из импульсов помех и

сигнальных импульсов, поскольку импульсы помехи, образующие временную структуру групп «Стоп, должны иметь амплитуду, с точностью до шага квантования, равную амплитуде сигнальных импульсов, что повышает помехоустойчивость устройства.

Формула изобретения

Устройство для приема и декодирования последовательности импульсно-временных

кодов, содержащее первый регистр, первые выходы которого соединены с соответствующими входами первого дешифратора, выход которого соединен с первым входом элемента И, отличающееся тем, что, с целью повьь щения помехоустойчивости устройства, в него введены аналого-цифровой преобразователь, второй регистр, блок памяти и второй дещифратор, вход аналого-цифрового преобразователя является информационным входом устройства, выход аналого-цифрового

преобразователя соединен с информационным входом второго регистра и первым входом блока памяти, выход блока памяти соединен с входом первого регистра, вторые выходы которого соединены с соответствующими входами второго дешифратора, выходы первого и второго дешифраторов являются соответственно первым и вторым выходами устройства, второй вход элемента И и вход установки в «О второго регистра являются соответственно управляющим и установочным входами устройства, выход элемента И соединен с управляющим входом второго регистра, выход которого соединен с вторым входом блока памяти.

Изобретение относится к радиотехнике, электросвязи и может быть использовано в асинхронно-адресных системах связи для приема и декодирования последовательности импульсно-временных кодов. Целью изобретения является повышение помехоустойчивости устройства за счет того, что декодироваться могут только импульсы с амплитудами, близкими к амплитуде сигнального импульса, записанной в регистре 3. Устройство содержит аналого-цифровой преобразователь 1, элемент И 2, регистры 3, 5, блок 4 памяти и дешифраторы 6, 7. 1 ил. (Л с оо со О5 о со