Элемент транзисторно-транзисторной логики Советский патент 1987 года по МПК H03K19/88 

Изобретение относится к цифровой электронной технике и может быть использовано в триггерах, генераторах, арифметических и запоминающих устройствах, цифровых и аналого-цифровых преобразователях.

Целью изобретения является повышение быстродействия.

На чертеже представлена принципиальная электрическая схема устройства.

Элемент транзисторно-транзисторной логики содержит многоэмиттерный транзистор 1 с п эмиттерами (в данном случае ), промежуточный транзистор 2, первый 3 и второй 4 выходные транзисторы, диод 5, с первого по четвертый резисторы 6-9.

N эмиттеров транзистора 1 соединены соответственно с п шинами 10.1 -10.п входных сигналов, база - через резистор 6 с шиной 11 источника напряжения питания, коллектор - с базой транзистора 2, база транзистора 3 соединена с коллектором транзистора 2 и через резистор 7 с шиной 11 источника, который через резистор 8 соединен с коллектором транзистора 3, анод диода 5 соединен с эмиттером транзистора 3, а катод - с коллектором транзистора 4 и с выходом 12 элемента, эмиттер транзистора 4 непосредственно, а база транзистора 4 через резистор 9 соединены с общей шиной 13. В устройство введен дополнительно транзистор 14, коллектор и эмиттер которого соединены соответственно с базой транзистора 2 и с катодом диода 5, а база - с эмиттером транзистора 2 и через пятый резистор 15 и конденсатор 16, включенные параллельно, - с базой транзистора 4.

Устройство работает следующим образом.

Если на все эмиттеры транзистора 1 подаются высокие потенциалы, то электрический ток 1д , поступающий по цепи с резистором 6, переключается в коллекторную цепь транзистора 1 и включает транзистор 2. Эмиттерный ток транзистора 2 по цепи с конденсатором 16 форсирует включение транзистора 4. Напряжение на коллекторе транзистора 4, а следовательно, и на эмиттере транзистора 14 уменьшается и, наконец, достигает достаточно низкого уровня

(соответствующего логическому 0). В этот момент транзистор 14 отпирается и создает коллекторный Ц и эмиттерный I, ток. Ток IK ограничивает базовый ток транзистора

2 и прекращает процесс включения этого транзистора. Ток I, увеличивает коллекторный ток транзистора 4 и ограничивает степень насыщения этого транзистора. Следует отметить, что момент включения транзистора 14 можно регулировать, изменяя сопротивление резистора 15.

Если потенциал одного из эмиттеров транзистора 1 резко снижается, то соответствующий эмиттерный переход транзистора 1 отпирается, и ток „ переключается во

входную цепь элемента. Коллекторный ток транзистора 1 спадает до нуля, а транзистор 14 благодаря конденсатору 16 временно остается открытым и сохраняет коллекторный ток 1х, который на этой стадии форсирует ускоренное выключение транзистора 2.

Формула изобретения

Элемент транзисторно-транзисторной логики, содержащий пять транзисторов,

диод, пять резисторов, п эмиттеров первого транзистора соединены соответственно с п шинами входных сигналов, база через первый резистор - с щиной источника напряжения питания, коллектор - с базой второго транзистора, база третьего транзистора соединена с коллектором второго транзистора и через второй резистор с шиной источника напряжения питания, которая через третий резистор соединена с коллектором третьего транзистора, анод диода соединен с эмиттером третьего транзистора, а катод -

с коллектором четвертого транзистора, с эмиттером пятого транзистора и с выходом элемента, эмиттер четвертого транзистора соединен с общей шиной, а база через четвертый резистор - с общей щиной и через

пятый резистор с эмиттером второго транзистора и с базой пятого транзистора, отличающийся тем, что, с целью повышения быстродействия, параллельно пятому резистору включен конденсатор, а коллектор пятого транзистора соединен с базой второго транзистора.

Изобретение относится к цифровой электронной технике и может быть использовано в триггерах, генераторах, арифметических и запоминающих устройствах, цифровых и аналого-цифровых преобразователях. Изобретение обеспечивает повышение быстродействия устройства, что достигается дополнительным введением транзистора 14, подключением конденсатора 16 параллельно резистору 15 и соединением коллектора транзистора 2 с базой транзистора 3. При этом эмиттерный ток транзистора 2 по цепи с конденсатором 16 форсирует включение транзистора 4. В устройстве обеспечивается также ускоренное выключение транзистора 2 и возможность регулирования момента включения транзистора 14 изменением сопротивления резистора 15. 1 ил. (Л О/2 оо со о to СП f5