Известны сумматоры последовательного действия на статических триггерах и импульсно-потенциальных диодно-трансформаторных логических схемах. Основной недостаток их состоит в том, что они недостаточно надежны при работе.
В описываемом устройстве этот недостаток устранен тем, что вход установки «/ триггера соединен со схемой совпадения единиц слагаемых, вход установки «О - со схемой совпадения нулей, а выход устройства сослпнен со схемами равнозначности и отрицания равнозначности.
Схемы совпадения 1, 2 (см. блок-схему) вырабатывают импульсы установки потенциального триггера 3 для запоминания переноса в положение «/ и «О. Триггер S устанавливается в положение «/ в случае, если оба слагаемых равны «1, и в полонсение «.О, когда оба слагаемых равны «О. Триггер 5 управляет схемой 4 равнозначности и схемой 5 отрицания равнозначности. Схема равнозначности, кроме того, управляется сигналами с различных плеч триггеров 5 и 7 слагаемых. При подаче на входной зажим 8 сдвигающих импульсов на выходе схемы 4 появится сигнал, если имеется совпадение состояний триггеров б, 7 и с триггера 5 переноса подается нулевой потенциал. Управление с триггера 3 осуществляется через замедляющую интегрирующую цепочку, что обеспечивает надежное срабатывание схемы 4.
Схема 5 отрицания равнозначности отличается от схемы 4 тем, что она управляется сигналами с одинаковых плеч триггеров 6 и 7 слагаемых и в ней отсутствует интегрирующая цепочка. На выходе схемы 5 сигнал суммы выдается, когда триггер 3 переноса находится в состоянии «О, а триггеры 6, 7 слагаемых - в противоположных состояниях.
Предмет изобретения
Сумматор последовательного действия на статических триггерах п импульсно-потенциальных диодно-трансформаторных логических схемах, отл и ч а ющи и ся тем, что, с целью повышения надежности работы, вход установки «/ триггера соединен со схемой совпадения единиц слагаемых, вход установки «О - со схемой совпадения нулей, а выход устройства соединен со схемами равнозначности и отрицания равнозначности.
