Устройство защиты от дребезга Советский патент 1987 года по МПК H03K5/153 

Изобретение относится к устройствам зашлты от дребезга {ложных перепадов уровня сигнала), возникающих в переключаемых датчиках, например механических, оптоэлектронных и др., и предназначено для использования в системах автоматики и вычислительной техники.

Пель изобретения - повышение надежности работы устройства за счет ,устранения сбоев в случае, когда длительность дребезга и период следования входных сигналов может изменяться в несколько раз,

На фиг,1 представлена функционгшь ная схема устройства засшты от дребезга; на фиг,2 - временные диаграммы, поясняющие работу схемы; на фиг.вариант схемной реализации формирователя с внещним запуском,

Устройство защиты от ложных перепадов сигнала содержит инвертор 1 „ соединенный своим выходом с R-входом первого D-триггера 2, а своим входом соединенный с входной шиной и R-входом второго D-триггера 3, 1)-вход которого соединен с инверсным выходом первогр D-триггера 2,.3-входом третьего D-триггера 4 и первым входом первого элемента И 5, второй вход которого соединен с инверсным выходо второго D-триггера 3, R-входом третьего D-триггера 4 и D-входом первого D-триггера 2, тактовый вход которого соединен с тактовым входом вто- рого D-триггера 3 и выходом формирователя 6 импульсов, вход которого соединен с выходом второго элемента И 7, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8j| первый вход которого через элемент 9 задержки соединен с выходом инвертора 1, а второй вход соединен с входной шиной, выходы третьего D-триггера 4 являются выходами устройства и инверсный выход соединен с его D-входом, а С-вход соединен с выходом первого элемента И 5 и вторым входом втор рго элемента И 7. Устройство работает следующим образом,

В момент времени Т происходит подача питания на элементы схемы. Состояние входного сигнала, например 1, при этом на выходе инвертора 1 установится состояние О и на выходе D-триггера 2 - состояние 1 D-триггер 3 может оказаться в одном

из двух состояний, так как на его Р-входе состояние l, В первом из них, когда на его инверсном выходе состояние О, D-триггер 4 по своему R-входу устанавливается в состояние О, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 установившееся состояние 1, на выходе первого элемента И 5 - состояние О, запрещающее

запуск формирователя 6, на выходе формирователя 6 состояние О.

Такое состояние элементов схемы является исходным для состояния входного сигнала 1,

Во втором случае, когда на инверсном выходе D-триггера 3 окажется состояние 1, сформируется разрешающий потенциал на выходе первого

элемента И 5, такой же потенциал будет и на входе формирователя 6, при этом на выходе формирователя 6 через время, определяемое его параметрами, сформирован рабочий для

D-триггеров 2 и 3 фронт, по которому D-триггер 3 должен установиться по инверсному выходу в исходное состояние, в данном случае это состояние

30

О, Если по причине, например, неустановившихся переходных процессов

по шине питания и т.п. D-триггер 3 е переключится по этому фронту, форирователь 6 формирует импульсы с периодом Т до переключения D-триггера 3, т,е. до перехода схемы в исходное состояние. После этого на выходе элемента И 7 установится состояние О, запрещающее.запуск формирователя 6, выполненного как генератор с внешним запуском, работа которого заключается в формировании на своем выходе через заданное время после снятия запрещаюшего потенциала на его входе рабочего фронта

сигнала для управления D-триггерами 2 и 3 и возврат в исходное состояние при кратковременном появлении на входе запрещающего потенциала ,

При изменении входного сигнала из состояния 1 в состояние О и при наличии ложных перепадов во входном сигнале первым же перепадом до

логического

5

О по R-входу D-триггер

V

3 установится по инверсному выходу в состояние 1 и с R-входа D-триггера 4 сигнал обнуления снимается. После этого на выходе элемента И 5 сформируется перепад, по котором D-триггер 4 установится по прямому

3

III II

1

выходу в состояние I и на втором входе элемента И 7 установится состояние 1, разрешающее запуск формирователя 6, Однако, до тех пор, пока во входном сигнале присутствуют ложные перепады, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 по фронтам перепадов входного сигнала формируются отрицательные импульсы с максимальной длительностью, равной времени задержки в элементе задержки 9 Т,, .

Величина С, определяется минимальным временем, достаточным для приведения формирователя 6 в исходное состояние.

Таким образом, рабочий фронт на выходе формирователя 6 сформируется лишь при условии, что на его входе не появится запрещающий потенциал в течение времени защитного интервала эи; которое выбирается несколько большим, чем максимальный период поступления импульсов ложных перепадов

После формирования фронта на выходе формирователя 6 D-триггер 2 по инверсному выходу установится в состояние О и по S-входу .D-триггера 4 подтвердит состояние I на его прямом выходе. На выходе второго элемента И 7 появится запрещающий потенциал, который прекратит формирование импульса на выходе формирователя 6 и переведет его в исходное состояние. Работа схемы при обратном изменении входного сигнала происходит аналогично, при этом по изменег : нию входного сигнала изменяет свое состояние D-триггер 2, а по фронту формируемого формирователем 6 D- триггер 3, Состояние D-триггера 4 определяется состояние на инверсных выходах D-триггеров 2 и 3, а в случае состояний 1 на обоих этих выходах D-триггер 4 переключается по перепаду из состояния О в состояние l на его тактовом входе.

1345329

0

5

0

Таким образом, данное устройство позволяет при сохранении точности временного повторения сигналов обрабатывать сигналы, различающиеся в несколько раз как по длительности, так и по параметрам ложных перепадов.

Формула изобретения

Устройство защиты от дребезга,, содержащее первьй, второй и третий триггеры типа D, элемент И, инвертор и формирователь импульсов, выполнен- ньй как генератор с внешним пуском, выход формирователя импульсов соеди нен с тактовыми входами первого и второго триггеров, выход инвертора соедингн-с R-входом первого триггера, подключенного своим инверсным выходом к первому входу элемента И,S- входу третьего триггера и D-входу второго триггера, R-вход которого соединен с входной шиной и входом инвертора, инверсный выход второго триггера соединен с D-входом первого Триггера, R-входом третьего триггера и вторым входом элемента И, выход которого соединен с тактовым входом третьего триггера, инверсный выход и D-вход которого соединены, причем прямой и инверсный выходы третьего триггера являются выходами устройства, отличающееся тем, что, с целью повышения надежности работы устройства, в него введены 5 второй элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент задержки, вход которого соединен с выходом инвертора, выход элемента задержки соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенного своим вторым входом с входной шиной, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента И, подключенного своим вторым входом к выходу первого элемента И, а выходом - к входу формирователя импульсов.

5

0

0

5

фиг.г

аплг

Изобретение обеспечивает защиту от ложных перепадов уровня сигнала, возникающего в переключаемых датчиках, например механических, опто- электронных и др., и может быть использовано в системах автоматики и вычислительной техники. Изобретение повышает надежность работы устройства в результате устранения сбоев в случае, когда длительность дребезга и период .следования входных сигналов может изменяться в несколько раз. Устройство содержит инвертор 1, D- триггеры 2, 3 и 4, элементы И 5 и 7, формирователь 6 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, элемент 9 задержки. Предложенное устройство позволяет при сохранении точности временного повторения сигналов обрабатывать сигналы, различающиеся в несколько раз как по дпительности, так и по параметрам ложных перепадов. В описании изобретения приводитсй вариант схемной реализации формирователя 6 с внешним запуском. 3 ил. i СЛ со СЛ 00 ю ;0