Фазовый дискриминатор Советский патент 1987 года по МПК H03D3/18 

Изобретение относится к радиотехнике и может использоваться к радиоизмерительной аппаратуре для определения знака разности фаз мезвду двумя сигналами одинаковой частоты.

Цель изобретения - повьшение точности дискриминации фазы входных сигналов с малым соотношением сигнал/ шум.

На чертеже приведена структурная электрическая схема фазового дискриминатора.

Фазовый дискриминатор содержит два канала, каждый из которых состоит из ключа 1(2) и интегратор.а 3(4) со сбросом,источник 5 опорного напряжения, сумматор 6, первый 7 и второй 8 компараторы, формирователь 9 импульсов сброса, элемент 10 памяти, источник 11 разнополярных напряжений

Фазовый дискриминатор работает следующим образом.

На вход фазового дискриминатора поступает входной синусоидальный сиг нал, а на управляющие входы ключей 1 и 2 - опорный сигнал от источника 5, Источник 5 формирует напряжение прямоугольной формы. Полученная последовательность импульсов используется для противофазного управления ключами 1 и 2,

Таким образом, каждый полупериод опорного напряжения один из ютючей открыт, а другой закрыт. При этом интегратор 3 на конденсаторе накапливает заряд, пропорциональный сдвигу фазы в нечетные полупериоды, а интегратор 4 на конденсаторе накапливает заряд, пропорциональный тому ,же сдвигу фазы, но в четные полуперирды опорного напряжения. Напряжения, пропорциональные сдвигу фазы, но проти- . воположные по знаку, с выходов интег

раторов 3 и 4 поступают на противофаз- д паратора 8 и элемента 10 памяти вы-.

ные входы сумматора 6 и одновременно на входы второго компаратора 8. ,/На выходе, сумматора 6 формируется напряжение, включающее интегральные оценки фазы, накопленные на обоих интеграторах 3 и 4, и дающее суммарную оценк у фазы как в четные, так и в нечетные полупериоды опор но.го нат пряжения. Это напряжение поступает на вход компаратора 7, где его абсолютное значение сравнивается с опор- . ным напряжением. Опорные напряжения, равные по величине, но противоположные по знаку, поступают на компаратор

ходной сигнал поступает на формирова тель 9 импульсов сброса. Последний по поступившему сигналу вырабатывает импульс, длительность которого дос5Q таточна для обнуления интеграторов ,3 и 4. Этот импульс замыкает ключи интеграторов 3 и 4, разряжая тем самым конденсаторы интеграторов 3 и 4 соответственно. По мере обнуления ин

gg теграторов 3 и 4 напряжение на выхогг де сумматора б- з еньшается по абсо- лютной величине и становится меньше опорного напряжения источника 11 раз нополярных напряжений, что приводит

5

0

5

7 с источника 11 разнополярных напряжений. Величина опорных напряжений источника 11 .разнополярных напряжений выбирается из соображений обеспечения необходимого быстродействия фазового дискриминатора при сохранении достоверности дискрш- инации фазы на фоне импульсных и регулярных помех. Минимальная величина абсолютного значения опорного напряжения источника 11 должна превышать уровень порогового напряжения компаратора 8. Верхний предел абсолютного значения опорного напряжения источника 11 определяется необходимым временем накопления интегральных оценок фазы на интеграто- pax 3 и 4, гарантирующим достоверную дискриминацию фазы при зашумленном входном сигнале. Если входной сигнал достаточно сильный и его зашумленность невелика, -то предлагаемый фазовый дискриминатор может достигать полупериодного быстродействия.

Если абсолютное значение выходного напряжения сумматора 6 превышает опорное напряжение источника 11 разнополярных напряжений, на выходе компаратора 7 появляется сигнал (например, 0 отрицательный перепад напряжения), которьй, поступая на стробируюш 1й вход компаратора 8 и управляющий вход элемента 1.0 памяти, разрешает компаратору 8 сравнение интегральных оценок фаз, накопленных на интеграторах 3 и 4, и запись результата дискриминации в элемент 10 памяти. На выходе фазового дискриминатора появ-т ляется ypoBeHjj О либо 1, определяемый соотношением полярности на входе компаратора 8 и характеризующий знак фазы входного сигнала.

Одновременно с поступлением на стробирующнй и управляющий входы ком5

0

ходной сигнал поступает на формирователь 9 импульсов сброса. Последний по поступившему сигналу вырабатывает импульс, длительность которого дос5Q таточна для обнуления интеграторов ,3 и 4. Этот импульс замыкает ключи интеграторов 3 и 4, разряжая тем самым конденсаторы интеграторов 3 и 4 соответственно. По мере обнуления инgg теграторов 3 и 4 напряжение на выхогг де сумматора б- з еньшается по абсо- лютной величине и становится меньше опорного напряжения источника 11 разнополярных напряжений, что приводит

к восстановлению на выходе компаратора 7 первоначального напряжения (положительный перепад напряжения). Компаратор 8 закрывается, на выходе элемента 10 памяти сохраняется определенное значение знака фазы входного сигнала, фазовый дискриминатор готов к следующему циклу работы.

Формула изобретения

Фазовый дискриминатор, содержащий два объединенных по входу канала, каждый из которых содер;кит последовательно соединенные ключ и интегратор со сбросом, источник опорного напряжения, выход которого подключен к управляющим входам ключей каждого канала, отличающийся тем, что, с целью повышения точности дискриминации фазы- входных сигналов с

Редактор Н.Тупица Заказ 5126/50

Составитель А.Колосов

Техред И.Верес. Корректор В.Бутяга

Тираж 899Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Уя город, ул. Проектная, 4

3471464

малым соотношением сигнал/шум, .введены последовательно соединенные сумматор, инвертирующий и неинвертирующий . входы которого подключены к выходам интеграторов со сбросом первого и второго каналов соответственно, пер-. вый компараторов и формирователь импульсов ..сброса, выход которого под- 10 ключен к входам сброса интеграторов со сбросом, последовательно соединенные второй компартор, первый и второй входы которого подключены к инвертирующему и неинвертирующему вхо- 1§ дам «умматора, и элемент памяти, управляющий вход которо го соединен со стробирующим входом второго компаратора и выходом первого компаратор.а, и источник разнополяр- 2( ных напряжений, выходы которого подключены к второму и третьему входам первого компаратора.

Изобретение относится к радиотехнике и обеспечивает повышение точности дискриминации фазы входных сигналов с малым соотношением сигнал/ шум. Устройство содержит два канала, каждый из которых состоит из ключа 1(2) и интегратора 3 (4) со сбросом, источник 5 опорного напряжения. - : Вновь введены сумматор 6, компараторы (К) 7 и 8, формирователь 9 импульсов сброса, элемент 10 памяти, источник 1 1 разнополярных напряжений. Если асолют, значение выходного на- пряжени я сумматора 6 превьппает опорное напряжение источника 11, то на выходе К 7 появляется сигнал (например, отрицательный перепад напряжения), который, поступая на строби- рующий вход К 8 и управляющий вход элемента 10, разрешает К 8 сравнение интегральных оценок фаз, накопленных на интеграторах 3(4), и запись результата дискриминации .в элементе 10. На выходе устройства появляется уровень О либо 1, определяемый соотношением полярности на входе К 8 и характеризующий знак фазы входного сигнала. 1 ил. (g 4