Фазовый дискриминатор Советский патент 1989 года по МПК H03D3/18 

1

Изобретение относится к радиотех- нике и может быть использовано в системах автоматического управления или радиоизмерительной аппаратуре для определения знака разности фаз при малом соотношении сигнал/шум входного сигнала.

Цель изобретения - повьшшние точности при малых соотношениях сигнал/ /шум входного сигнала.

На фиг. 1 приведена структурная электрическая схема фазового дискриминатора; на фиг. 2 - временные диаграммы работы устройства; на фиг.З характеристика, поясняющая принцип работы двухпорогового KONmapaTOpa.

Фазовый дискриминатор содержит входной ключ 1, интегрирукяций усилитель 2, конденсатор 3, разрядный ключ 4 первого канала, входной ключ 5, интегрирующий усилитель 6, конденсатор 7, разрядный ключ 8 второго канала, формирователь 9 импульсов управления, счетчик 10 импульсов, форм1трователь 11 импульсов обнуления, D-триггер 12, однопороговый 13 и двухпорогсвый 14 компараторы.

Фазовый дискриминатор работает следующим образом.

4i О)

сл

4

На измерительный вход дискриминатора поступает входной синусоидальный сигнал (фиг.2а). Формирователь 9 импульсов управления формирует импульсы напряжения прямоугольной длительностью в половину периода опорного напряжения (фиг.26) . Полученная последовательность импульсов используется для противофазного уп- Q равления ключами 1 и 5.

Таким образом, каждый полупериод опорного напряжения один из ключей открыт, а другой закрыт. При этом интегрирующий усилитель 2 на конден- саторе 3 накапливает заряд, пропорциональный сдвигу фазы в нечетные полупериоды, а интегрирующий усилитель 6 на конденсаторе 7 накапливает

ждается предыдущее состояние D-триг- гера 12, в случае изменения сдвига фаз и переключения однопорогового компаратора 13 фронтом двухпдрогово- го компаратора 14 новое состояние перепишется в триггер 12 (фиг. 2з).

Последовательность m импульсов с формирователя 9 импульсов угтрав- ления поступает на счетчик 10 импуль сов. Параметр га выбирается из сообра жений обеспечения необходимого быстродействия и точности фазового дискриминатора . После прохождения га импульсов управления через счетчик 10 последний вьфабатывает сигнал, посту пающий на формирователь 11 импульсов обнуления. Формирователь 11 импульсов обнуления формирует импульзаряд, пропорциональный тому же сдви-2о ы, замыкающие ключи 4 и 8 на время.

гу фазы, но в четные полупериоды опорного напряжения. Напряжения, пропорциональные сдвигу фазы, но противоположные по знаку с выходов интегрирующих усилителей 2 и 6 посту- 25 пают на противофазные входы однопорогового компаратора 13 (фиг.2в, г), на выходах которого появляются напряжения, характеризующие знак сдвига фазы (фиг. 2ж), и противофазные JQ входы двухпорогового компаратора 14. Двухпороговый компаратор 14 реализует характеристику, показанную на фиг. 3. и и и, величины нижнего и

достаточное для разряда конденсаторов 3 и 7, тем самым подготавливая дискриминатор к работе в следующие m полупериодов опорного напряжения. Таким образом, после прохождения m полупериодов опорного напряжения на однопороговом компараторе 13 срав нивается интегральная оценка фазы, накопленная за т/2 четных полупериодов, с интегральной оценкой фазы, накопленной за т/2 нечетных полупериодов (при тп - четное). Это позволяет вместе с применением двухпорого вого компаратора 14 достичь высокой точности дискриминации при полупери- одном быстродействии, высоких фильт- рунщих качеств при воздействии на фазовый дискриминатор слабых входных сигналов с малым соотношением сигнал/шум. .

верхнего порогов двухпорогового компаратора 14.

Разность напряжений между нижними и верхними порогами двухпорогового компаратора 14 выбрана таким образом, чтобы за полупериод опорного сигнала изменение напряжения на выходах интегрирующих усилителей 2 и 6 не превьшало этой величины.

На выходе двухпорогового компаратора 14 формируется напряжение логического нуля, когда сумма напряжений с выходов интегрирующих усилителей 2 и 6 попадет в зону между нижним и верхним порогами двухпорогового компаратора 14. Когда суТ Марное напряжение выходит за пределы зоны между порогами двухпорогового компаратора 14, он переключается из логического нуля в логическую единицу, записывая фронтом в D-триггер 12 сигнал с однопорогового компаратора 13 (фиг.2д, ё).п Таким образом, если сдвиг фаз между опорным и входным сигналами не изменится, то подтверждается предыдущее состояние D-триг- гера 12, в случае изменения сдвига фаз и переключения однопорогового компаратора 13 фронтом двухпдрогово- го компаратора 14 новое состояние перепишется в триггер 12 (фиг. 2з).

Последовательность m импульсов с формирователя 9 импульсов угтрав- ления поступает на счетчик 10 импульсов. Параметр га выбирается из соображений обеспечения необходимого быстродействия и точности фазового дискриминатора . После прохождения га импульсов управления через счетчик 10 последний вьфабатывает сигнал, поступающий на формирователь 11 импульсов обнуления. Формирователь 11 импульсов обнуления формирует импуль ы, замыкающие ключи 4 и 8 на время.

Q

5

0

5

0

5

достаточное для разряда конденсаторов 3 и 7, тем самым подготавливая дискриминатор к работе в следующие m полупериодов опорного напряжения. Таким образом, после прохождения m полупериодов опорного напряжения на однопороговом компараторе 13 сравнивается интегральная оценка фазы, накопленная за т/2 четных полупериодов, с интегральной оценкой фазы, накопленной за т/2 нечетных полупериодов (при тп - четное). Это позволяет вместе с применением двухпорогового компаратора 14 достичь высокой точности дискриминации при полупери- одном быстродействии, высоких фильт- рунщих качеств при воздействии на фазовый дискриминатор слабых входных сигналов с малым соотношением сигнал/шум. .

Формула изобретения

Фазовьй дискриминатор, содержащий два соединенных по входу канала, входы которых являются первым входом t фазового детектора, и каждый из которых состоит из последовательно со- единенньпс входного ключа и инвертирующего усилителя, параллельно которому подключены конденсатор и разряд- ньй ключ, отличающийся тем, что, с целью повьшзения точности при малых соотношениях сигнал/шум входного сигнала, в него введены последовательно соединенные формирователь импульсов управления, счетчик импульсов, форм1фователь импульсов обнуления, а также D-триггер, однопороговый и двухпороговый компараторы, выходы которых соединены с D- и С-входами D-триггера соответственно, выход которого является вьрсодом (фазового дискриминатора, причем вход формирователя импульсов управления является вторым входом фазового дискриминатора, а выход соединен с входами управления входных ключей перпо- го и второго каналов, выход формирователя импульсов обнуления соединен, с входами управления разрядных ключей, выходы первого и второго канала соединены с противофазными входами однопорогового и двухпорогового компараторов.

Изобретение относится к радиотехнике и может быть использовано в системах автоматического управления или радиоизмерительной аппаратуре для определения знака разности фаз. Цель изобретения - повышение точности при малых соотношениях С/Ш входного сигнала. Для достижения цели в устройство введены формирователь (Ф) 9 импульсов управления, счетчик импульсов (СИ) 10, Ф 11 импульсов обнуления, П-триггер 12, од- нопороговый и двухпороговый компараторы 13 и 14. Последовательность m импульсов с Ф9 поступает на СИ 10. Параметр m выбирается из соображений обеспечения необходимого быстродействия и точности фазового дискриминатора. Ф 11 формирует импульсы, замыкающие ключи 4 и 8 на время, достаточное для разряда конд-ров 3 и 7, тем самым -подготавливая устройство к работе в следующие m полуперирдов опорного напряжения. После прохождения m полуиериодов на компараторе 13 сравнивается интегральная оценка фазы, накопленная за т/2 четных полу- периодов с интегральной оценкой фазы, накопленной за га/2 нечетных полупериодов. Это позволяет вместе с компаратором 14 достичь высокой точности дискриминации при полупериодном быстродействии, высоких фильтрующих качеств при воздействии слабых входных сигналов с малым отношением С/Ш. 3 ил. о 5 сл

Фа2:1

а

б 6

с

If,

е

ЛГ 3

д

fl пг

ф1/г.2

VA

8ия.