Устройство для распознавания образов Советский патент 1987 года по МПК G06K9/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, для контроля качества прецизионных лентпротяжных механизмов.

Цель изобретения - повышение надежности распознавания.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - схема блока управления; на фиг. 3 - пример конкретного выполнения триггера.

Устройство (фиг. 1) содержит бло 1 датчиков сигналов, блок 2 усилителей, первый 3, второй А и третий 5 блоки памяти, аналого-цифровой преобразователь (АЦП) 6, блок 7 управления, вычитатель 8, индикаторы 9, элемент РШИ-НЕ 10, коммутатор 11, первый 12 и второй 13 фильтрующие элементы, детектор 14, дифференцирующий элемент 15, первый 16 и второй 17 ключи, первый 18 и второй 19 компараторы, первый 20 и второй 21 источники опорного напряжения, элемент ИЛИ 22, триггер 23, формирователь 24 импульсов, дешифратор 25, первый 26, второй 27 и третий 28 счетчики, инвертор 29, блок 30 элементов ИЛИ, первый 31 и второй 32 элементы задержки, сумматор 33 и . блок 34 постоянной памяти.

Блок 7 управления (фиг. 2) содержит первый 35 и второй 36 триггеры, первый 37, второй 38 и третий 39 элементы И, первьй 40 и второй 41 элементы ИЛИ, коммутатор 42, выполненный в виде сдвоенного тумблера, и генератор 43 импульсов. Коммутато 42 показан в положении Обучение .

Триггер 23 (фиг. 3) состоит из динамического триггера 44 и элемента И 45.

Устройство работает следующим образом.

В режиме обучения распознаванию объектов, например прецизионных лентопротяжных механизмов с движущимися узлами, в объекте распознавания крепятся датчики. Датчики могут быт различного исполнения, реагирующие, например, на механические возбуждения, ускорения, перемещения или реагирующие на акустические сигналы по трем взаимно перпендикулярным координатам. Датчики необходимо располагать в наиболее ответственных участках диагностируемого объекта

Б

0

5

0

5

0

5

0

5

или в местах, экспериментально подобранных для распознавания максимально большего числа возможных состояний диагностируемого объекта.

Процесс обучения начинается подачей импульса Пуск на первый вход устройства. По этому сигналу происходит установка в нолЬ первого 26 и второго 27 счетчиков и установка в единичное состояние триггеров 35 и 36 блока 7 управления, причем установка .триггера 36 в единичное состояние происходит передним фронтом сигнала с выхода триггера 35. Кроме того, по переднему фронту этого импульса формирователь 24 формирует импульс, по которому происходит подготовка АЦП 6 и триггера 23 (фиг.3) к работе. На время действия импульса с выхода формирователя 24 первый ключ 16 пропускает на свой выход первое опорное напряжение, которое заведомо берется большим второго опорного напряжения. Первый компаратор 18 в этом случае имеет на своем выходе нулевой потенциал. По окончании времени действия импульса с выхода формирователя 24 первый ключ 16 переключает на свой выход напряжение с выхода дифференцирующего элемента 15. Когда установив- шееся значение напряжения на выходе дифференцирующего элемента 15 ста- нет меньше второго опорного напряжения, триггер 23 устанавливается в единичное состояние положительным фронтом с выхода первого компара- - тора 18 и производит запуск АЦП 6 передним фронтом своего выходного сигнала. Необходимость определения момента установившегося сигнала на выходе второго фильтрующего элемента 13 вызвана присутствием переходных процессов в измеряемом сигнале при переключении сигналов с блока 1 датчиков с помощью коммутатора 11 и переключением отдельных полос первого фильтрующего элемента 12.

Три сигнала с блока 1 по координатам X, Y и Z усиливаются блоком 2 усилителей и подаются на аналоговый коммутатор 11, который пропускает на свой выход только один из входных сигналов в зависимости от состояния счетчика 26, дешифрируемого дешифратором 25. Этот сигнал поступает на первый фильтрующий элемент 12, выполненный в виде управляемой гребенки фильтров. Амплитудно- частотная характеристика этого фильтрующего элемента является регулируемой и пропускает только определенную часть спектра входного сигнала, зависящую от кода на выходе счетчика 27. У выбранной части спектра входного сигнала выделяется огибающая на детекторе 14 и отфильтровываются сигналы несущей частоты на втором фильтрующем элементе 13, выполненном в виде фильтра нижних частот. Напряжение с выхода второго элемента 13 поступает на АЦП 6, где происходит преобразование его в цифровой код по переднему фронту сигнала с выхода триггера 23. По окончании преобразования АЦП 6 формирует положительный фронт на втором выходе, который через третий вход блока 7 управле- ния и открытый элемент И 39 по вхо- ду коммутатора 42 проходит на второй выход блока 7 управления. Этот сигнал далее поступает на синхронизирующий вход записи второго блока 4 памяти. По его переднему фронту происходит запись цифрового кода с выхода АЦП 6 в соответствующую ячейку памяти. Адрес ячейки блока 4 памяти определяется цифровым кодом на втором счетчике 27, разрешающим сигналом на одном из выходов дешифратора 25 и кодом на выходе блока 30 элементов ИЛИ. Код на выходе блока 30 повторяет код на выходе второго ключа 17, открытого разрешающим сигналом с четвертого выхода блока 7 управления, и, следовательно, код, задаваемый вручную на первой группе входов устройства, поступает на третью группу адресных входов второго блока 4 памяти. При обучении датчики устанавлив 1ются на объекте, в заранее выбранные места, и на первой группе входов устройства устанавливается код образа.

Блок 30 элементов ИЛИ осуществляет дизьюнкцию сигналов с соответствующих выходов второго ключа 17 и третьего счетчика 28. В режиме чения, т.е. записи информации во второй блок 4 памяти, третий счетчик 28 находится в нулевом состоянии под воздействием сигнала с выхода инвертора 29 и, следовательно, на выходах блока ЗТ) элементов ИЛИ имеется код первой группы входов устройства. В режиме распознавания второй ключ 17

5

0

0

закрыт нулевым сигналом с четвертого выхода блока-7 управления и, следовательно, никаких сигналов на выходе второго ключа 17 нет. Это происходит по той причине, что второй ключ 17 не является запоминающим устройством, а вьшолнен на основе комбинаторной логики. При подаче ну0 левого сигнала на управляющий вход на входах элементов ИЛИ-ЙЕ имеется нулевой сигнал, не мешаюп(ий прохождению кода счетчика 28 через блок 30 элементов ИЛИ на адресные входы блоков 4 памяти. По переднему фронту сигнала конца преобразования со служебного выхода АЦП 6 имПульс проходит через открытый разрешающим потенциалом триггера 36 элемент 38 И и через элемент ИЛИ 41 блока 7 управления на счетный вход первого счетчика 26, переключая его в следующее состояние. Соответственно изменяется положение.разрешающего потенциала

5 на выходе дешифратора 25, который подключает сигнал .с другого датчика на выход коммутатора 11. Кроме того, также по переднему фронту со служебг ного выхода АЦП 6 формирователь 24 формирует импульс, длительность которого равна времени записи информации во второй блок 4 памяти. По заднему фронту этого импульса происходит сброс АЦЦ 6 и триггера 23, подготавливая их к следующему опросу.

При опросе всех датчиков в одном частотном диапазоне импульс переполнения с выхода первого счетчика 26 переключает второй счетчик 27 в следующее состояние. Таким образом происходит опрос всех датчиков по всем частотным диапазонам, и их показания в цифровом виде запоминаются во втором блоке памяти 4. При опросе последнего датчика по последнему частотному диапазону импульс переполнения с выхода второго счетчика 27 поступает на второй вход блока 7 управления, где он устанавливает триггеры 35 и 36 в исходное состояние, снимая тем самым разрешение на работу блока памяти, и путем запрета установки триггера 23 в еди- - яичное состояние запрещает работу АЦП 6. Нулевой уровень сигнала с выхода триггера 36 закрывает элемент И 38, запрещая прохождение импульсов на вход первого счетчика 26. Код на выходе последнего не изменяется и

5

0

5

0

5

не изменяется адрес выборки второго блока 4 памяти. Это происходит в конце обучения отдельного образа и практически означает конец работы блока 4 памяти. После этого происходит смена образа у исследуемого объекта и процесс обучения повторяется путем подачи импульса Пуск на первый вход устройства. После обучения по всем предусмотренным заранее возможным состояниям контролируемого объекта процесс обучения заканчивается. .

В режиме распознавания образов исследуемого объекта коммутатор 42 блока 7 управления переключается в режим Распознавание. При этом закрывается второй ключ 17, запрещая внешнюю установку номера образа исследуемого объекта, и закрьшается элемент И 39, запрещая подачу импульсов синхронизации записи на второй блок 4 памяти. Кроме того, процесс распознавания оканчивается лишь при опросе всех ячеек памяти всех занесенных во второй блок 4 памяти обра- .зов исследуемого объек ра. Для этого импульс переполнения с выхода второго счетчика 27 поступает на счетный вход третьего счетчика 28 путем переключения тумблера 42. Сброс триггера 35 в этом случае осуществляется импульсом переполнения третьего счетчика 28.

Процесс распознавания начинается также установкой датчиков блока 1 в исследуемый объект, подлежащий контролю. При подаче импульса Пуск на первьй вход устройства начинается процесс опроса датчиков, аналогичный режиму Обучение. Однако цифровые данные исследуемого объекта записываются в первый блок -3 памяти При опросе всех датчиков по всем частотным диапазонам импульсом переполнения с второго счетчика 27 триггер 36 устанавливается в исходное состояние. При этом устройство переходит в режим сравнения полученньк данных с данными, хранящимися во втором блоке 4 памяти. При этом раз- рещающие потенциалы, поступающие на элемент И 37, открьшают его и разрешают работу генератора 43. Кроме того, разрешающий потенциал вого выхода блока 7 управления переводит первый 3 и второй 4 блоки памяти в режим- считывания и одновременно с этим запрещается установка триггера 23 в единичное состояние путем подачи положительного уровня на инверсный вход установки его в ноль с первого выхода блока 7 управления. Импульсы с генератора 43, поступая на первый счетчик 26 и далее на второй 27 и третий 28 счетчики,

0 опрашивают ячейки блоков 3 и 4 памяти. При этом при считьгоании информации с одноименных ячеек памяти первого блока 3 памяти, в котором имеется информация об исследуемом

5 объекте, и второго блока 4 памяти, в котором хранятся эталонные данные об этом объекте, полученные при обучении, она подается на отдельные , входы вьтитателя 8. Разность между

0 ними по абсолютной величине подается на информационный вход сумматора 33, на счетный вход которого через элемент 32 задержки подается импульс с генератора 43, осуществляя суммиро5 вание хранящейся в сумматоре 33 информации с цифровьм кодом с выхода вычитателя. Время задержки элемента 32 задержки выбирается больше времени установления счетчиков 26 и 27,

0 дешифратора 25, блоков 3 и 4 памяти и вычитателя 8.

При сравнении значений ячеек памяти первого блока 3 памяти со значениями ячеек памяти блока 4 памяти на выходе сумматора имеется число, показывающее степень расхождения исследуемого объекта со сравниваемым (эталонным) объектом. Это число сравнивается с числом,хранящимся в блоке 34, на втором цифровом компараторе 19. Если оно меньше этого числа, то принимается решение о совпадении исследуемого объекта с данным образом и на его выходе появляется логичес- кая единица. В противном случае этого не происходит. Импульс переполнен, ния с второго счетчика 27 поступает на вход приема третьего блока 5 памя- ти, записьгоая в него по адресу, определяемому кодом на третьем счетчике 28, сигнал с выхода второго компаратора 19. Импульс переполнения с выхода второго счетчика 27 через элемент 31 задержки поступает на вход обнуления сумматора 33. Также этот импульс поступает через замкнутые контакты коммутатора 42 на пятый выход блока 7 управления и далее на счетный вход третьего счетчика 28,

5

0

5

0

5

10

25

переключая его в следующее состояние Процесс сравнения данных первого 3 блока памяти с другими данными памяти блока 4 памяти продолжается.

По окончании процесса сравнения данных импульс переполнения с третьего счётчика 28 через элемент ИЛИ 40 устанавливает триггер 35 блока 7 управления в исходное состояние, прекращая работу всего устройства. При этом один из индикаторов 9 по- казывает соответствующую индикацию об объекте. Если ни один из заранее записанных в блок 4 памяти образов не совпадает с образом исследуемого объекта , на выходе элемента ИЛИ-НЕ 10 появляется логическая единица, включающая один из индикаторов 9, обозначающий неопознанный образ объе- 2о кта, который необходимо в дальнейшем проанализировать и в случае необходимости его данные записать в отдельные ячейки блока 4 памяти. Для устранения индикации последней ситуации в процессе сравнения данных элемент ИЛИ-НЕ 10 закрьшается логической единицей с седьмого выхода блока 7 управления. При подаче следующего сигнала Пуск третий блок 5 памяти обнуляется по переднему фронту сигнала с седьмого выхода блока 7 управления.

Инвертор 29 предназначен для вык-; лючения третьего счетчика 28 путем подачи высокого уровня на его вход сброса, выполненный потенциальным, в режиме записи информации в блоки 3 и 4 памяти. Последние выполнены с множественной адресацией. При этом цифровые коды адресов с второго счетчика 27 и блока 30 элементов ИЛИ подаются на разные входы стандартного блока памяти. Сигналы с выхода дешифратора 25 выбирают конкретную микросхему из блоков 3 и 4 памяти путем подачи разрешающего сигнала на вход Выбор ИС только одной микросхемы.

Предложенное техническое решение имеет преимущества перед известным, связанные с опросом датчиков по взаимно перпендикулярным направлениям и различным частотным диапазонам, т.е. практически в данном устройстве снимается спектральная характеристика объекта по трем координатам, которая сравнивается со спектраль- . ной характеристикой известного об:раig

35

30

40

45

50

55

0

5

о

за. Из-за зтрго существенно повьш1а- ется надежность распознавания образов, например не идеально вращающихся деталей вибрирующих стоек и направляющих и тому подобных узлов и блоков в лентопротяжных механизмах, имеющих свой отдельньй спектр в разных пространственных направле ниях сигналов при эксплуатации или возбуждении. Причем нормально работающий объект тоже принимается за отдельный образ. Кроме того, устройство ликвидирует ошибки рас- g познавания, связанные с переходными процессами в исследуемых объектах.

Формула изобретения

1. Устройство для распознавания образов, содержащее блок датчиков, выходы которых подключены к входам блока усилителей, первый и второй блоки памяти, информационные входы которых подключены к первому выходу аналого-цифрового преобразователя, входы считывания - к первому выходу блока управления, а выходы соединены с информационными входами вычита

теля, третий блок памяти, выходы которого подключены к входам группы индикаторов и к одним из входов элемента ИЖ-НЕ, выход которого соеди ;( иен с дополнительным индикатором, второй выход блока управления подключен к синхронизирующему входу второго блока памяти, первый управляющий вход блока управления является первым входом устройства, а второй управляющий вход блока управления соединен с входом приема третьего блока памяти, адресные входы которого подключены к первым адресным входам второго блока памяти, о т л и ч а ю

щ е е с я тем, что

с целью повышения надежности устройства, оно содержит первый и второй фильтрующие элементы, детектор, дифференцирующий элемент, первый и второй ключи, первый и второй коммутаторы, первый и второй источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов ИЛИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор, информационные входы которого подключены к выходам блока усилителей, а выход

9 . . 1 соединен с информационным входом первого фильтрующего элемента, выход которого подключен к входу детектора выход которого соединен с входом второго фильтрующего элемента, выход которого подключен к аналоговому входу аналого-цифрового преобразователя и к входу дифференцирующего элемента, выход которого соединен с первым аналоговым входом первого ключа, второй аналоговый вход которого подключен к выходу первого источника опорного напряжения, а выход - к первому аналоговому входу первого компаратора, второй аналоговый вход которого соединен с выходом второго источника опорного напряжения, а выход - с установочным входом триггера, выход которого подключен к входу запуска аналого-цифрового преобразователя, потенциальный вход сброса триггера соединен с первым выходом блока управления, динамический вход сброса триггера, соеди- ненньй с направляклцим входом ключа и входом сброса аналого-цифрового преобразователя, подключен к выходу формирователя импульсов, вход которого соединен с выходом элемента ИЛИ, первый вход которого, соединенный с синхронизирующим входом первого блока памяти и третьим входом блока управления, подключён к второму выходу аналого-цифрового преобразователя, управляющий вход коммутатора соединен с первым адресным входом первого блока памяти, вторым адресным входом второго блока памяти и выходом дешифратора, вход которого подключен к выходу первого счетчика, вход которого соединен с третьим выходом блока управления, а выход переполнения первого счетчика подключен к счетному входу второго счетчика, выход которого соединен с управляющим входом первого фильтрующего элемента, с вторым адресным входом первого блока памяти и с третьим адресным входом второго блока памяти выход переполнения второго счетчика подключен к второму управляющему входу блока управления и к входу первого элемента задержки, выход которого соединен с входом сброса сумматора, четвертый выход блока управления подключен к управляющему входу второго ключа, входы которого являются вторым входом устройства, а выход

61589 10соединен с первым входом блока элементов ИЛИ, второй вход которого подключен к выходу третьего счетчика, счетный вход которого соединен с пятьм выходом блока упр.авления, вход сброса - к выходу инвертора, а выход переполнения - к четвертому входу блока управления, первый выход кото д рого соединен с входом инвертора, выход блока элементов ИЛИ подключен к первому адресному входу второго блока памяти, информационный вход третьего блока памяти соединен с вы15 ходом второго компаратора, первый информационный вход которого подключен к выходу блока постоянной памяти, а второй информационный вход - к выходу сумматора, информационный

2Q вход которого соединен с выходом вычитателя, а синхронизирующий вход.-, с выходом второго элемента задержки, вход которого соединен с щестым выходом блока управления, седьмой вы25 ход которого подключен к входу стирания информации третьего блока памяти и к соответствующему входу элемента ИЛИ-НЕ, а входы установки э О первого и второго счетчиков и

30 второй вход элемента ИЛИ соединены с первым входом устройства,

2. Устройство по П.1, о т л и - 1чающееся тем, что блок управ- ления содержит первый и второй триггеры, первый, второй и третий эле менты И, первый и второй элементы

ИЛИ, коммутатор и генератор импуль- . сов, установочный вход первого триг- гера является первым входом блока, вход сброса первого триггера подключен к выходу первого элемента ИЛИ, первый вход которого является четвертым входом блока, седьмым выходом которого является выход первого триггера, подключенный к первому входу первого элемента И и к установочному динамическому входу второго триггера, прямой выход которого соединен с первым входом второго элемента И, второй вход которого подключен к первому входу второго элемента ИЛИ и является третьим входом блока, а выход соединен с первым входом второго элемента ИЛИ, выход которого является третьим выходом блока, инверсный выход второго триггера подключен к второму входу первого элемента И, выход которого является первым выходом блока и подключен к входу генерато35

40

50

55

pa импульсов, выход которого является шестым выходом блока и соединен с вторьм входом второго элемента ИЛИ, первый выход коммутатора подключен к второму входу третьего элемента И и является четвертым выходом блока,

пятым выходом которого является второй выход коммутатора, первый вход которого соединен о шиной нулевого потенциала устройства, а второй вход с входом сброса первого триггера и является вторым входом блока.

Изобретение относится к,автоматике и вычислительной технике и может быть использовано для контроля качества прецизионных лентопротяжных механизмов, например для выявления некачественных узлов вращения или вибрирующих направляющих, или ,стоек. Целью изобретения является iповышение надежности .устройства. Указанная цель достигается в устройстве, содержащем блок датчиков, блок усилителей, аналого-цифровой преобразователь, блок управления, вычи- -татель, три блока памяти, элемент ИЛИ-НЕ и индикаторы, тем, что в него введены первый к второй фильтри- руняцие элементы, детектор, дифферен- цирукнций элемент, первый и второй ключи, источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов 11ПИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор. 1 з.п. ф-лы, 3 ил. (Л (U) сд 00 х

/

/ffx

o

о35

Г h Tt

3S 1 r

H r

59

П

w -I

42

n-T-i

Редактор И.Николайчук

Составитель Т.Ничипорович Техред А.Кравчук

Заказ 6293/50Тираж 671-Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

ISbiK

«J

rffwx 5A/X-

1

т

2Art

Лл

.2

Фс/г.З

Корректор А. Р1пьин