Одноканальное устройство для управления @ -пульсным выпрямителем Советский патент 1988 года по МПК H02M7/12 

00 О5

сл

lN5

СО

о

Изобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными выпрямителями, к которым предъявляются высокие требования по качеству выпрямленного напряжения.

Цель изобретения - повышение эффективности компенсации неканонической гармоники выпрямленного напряжения, обусловленной несимметрией напряжений питающей сети.

На фиГр 1 изображена блок-схема предлагаемого устройства на фиг. 2- блок-скема вычислительного блока устройства; на фиг. 3 - диаграммы, поясняющие работу устройства.

Устройство содержит последовательно включенные синхронизированный с однофазным напряжением сети генерат тор 1 симметричной последовательност импульсов, регулируемый блок 2 задерки, первый распределитель 3 импульсов, второй вход которого соединен с входом генератора 1 через управляемый блок 4 синхронизации. Управляющие входы блоков 2 и 4 подсоединены к выходу сумматора 5 аналоговых сигналов, один вход которого подсоединен к выходу арккосинусного преобразователя 6, а второй - к выходам трех управляемых ключевых элементов 7-9, входы которых подключены соответственно к первому, второму и третьему выходам вычислительного блока 10,

Управляющие входы ключевых элементов 7-9 соединен) с прямыми вы- ходами RS-триггеров 11-13, установочные входы которых подсоединены к выходам второго распределителя 14 импульсов, вход которого подключен к выходу генератора 1, а обнуляющие входы - к выходу третьего распределителя 15 импульсов. Установочные входы распределителей 14 и 15 подключены к входу генератора 1 через детектор 16 нуля. Первый и второй входы, вычислительного блока Ю подключены к соответствующим выходам датчика 17 параметров несимметрии, входы которого подсоединены к напряжениям питающей сети, а третий вход вычислительного блока подключен к выходу арккосинусного преобразователя 6.

Вычислительный блок 10 содержит линии входов 18-20 для подключения сигналов, соответствующих модулю

и фазе напряжения несимметрии сети и углу включения вентилей, и линии выходов 21-23. Входы 19 и 20 подсоединены к суммирующим входам первого сумматора 24 аналоговых сигналов, выход которого подключен к суммирующим входам сумматоров 25 и 26 аналоговых сигналов, к первому вычитающему входу первого и которых и второму суммирующему входу второго подГ

0

5

ir/3. Выходы всех трех сумматоров соединены с выходами 21-23 вычислительного блока через последовательно включенные четырехквадрантные косинусные преобразователи 27-29 и блоки 30-32 перемножения аналоговых сигналов, вторые входы которых подключены к входу 20 вычислительного блока через последовательно соеди- . ненные одноквадрантный преобразователь 33 вида у I/sin X, блок 34 перемножения аналоговых сигналов и

5 масштабный усилитель 35, причем второй вход блока 34 перемножения подключен к первому входу 18 вычислительного блока.

Устройство работает следующим об0 разом.

Генератор 1 симметричной последовательности импульсов, синхронизированный, например, с линейным напряжением U(g питающей сети (фиг. 1), формирует симметричную последовательность импульсов частоты. - частота напряжений питающей сети) вне зависимости от величин и характера несимметрии Сети (фиг. За, б). Импульсы генератора 1 сдвигаются в регулируемом блоке 2 на требуемый угол ot. и поступают на распределитель 3 импульсов, в котором распределяются по m каналам для усиления и подачи на тиристоры. Для обеспечения однозначности в распределении импульсов распределитель 3 импульсов синхронизируется с напряжением сети через блок 4. Величина фазового сдвига управляющих импульсов ct , про- ходящих через блок 2, и синхронизирующих, проходящих через блок 4, при вертикальном принципе управления и возрастающем пилообразном опорном напряжении пропорциональна величине напряжения Uj,, поступающего с арккосинусного преобразователя 6 на управляющие входы блоков 2 и 4 через сумматор 5. Для компенсации некано0

5

0

5

нической гармоники выпрямленного напряжения, обусловленной несимметрией питающей сети, служат элементы и блоки 7-17 (фиг. 1), работа которых состоит в следующем.

Путем математического моделирова- ния работы преобразователя при несимметрии напряжений питающей сети и тщательных экспериментальных исследо ваний установлено, что наибольший эффект подавления неканонических гармоник достигается в тЪм случае, когда корректирующие углы uefi (фиг. 3,а) при изменении угла oj, включения венти

лей, подсоединенных к фазе А, коэффициенте обратной последовательности и фазе напряжения составляющей обратной последовательности Л Cf изменяются по . зависимостям.

А об

АО

Sin 00

cos(o,+i(, -T/3);

t АС

Sin Об

COS (ot+A. )3

iot

CB

гт:::;- со8(ос+ду),

sinoi.

При вертикальном принципе управления величина корректирующих углов iot; является пропорциональной величине корректирующих напряжений, по- даваемых на второй вход сумматора 5 (фиг. Ю. Формирование корректирующих напряжений осуществляется в вычислительном блоке 10, на вход которого подается необходимая информация о несимметрии сети с датчика 17 параметров несимметрии и о величине устад

5

0

цифроаналоговых преобразователей. Такие функциональные преобразователи в настоящее время изготавливаются серийно. Для согласования уровней выходных сигналов вычислительного блока с уровнем управляющего напряжения используется масштабный усилитель 35 (фиг. 2).

Коммутация выходов 21-23 вычислительного блока 10 на второй вход сумматора 5 осуществляется следующим образом.

При переходе синхронизирующего напряжения (в рассматриваемом случае напряжения иде,) через нуль детектор 16 нуля, формирует импульс, который устанавливает распределители 14 и 15 в исходное состояние. Импульсы, по- ступающие с выхода генератора 1 (фиг. 36), распределяются в коммутаторе 14 на выходы а, в и с (фиг. 3, в) и каждый из них устанавливает соответствующий триггер 11- 13 в исходное единичное состояние.

Сбои в формировании первого импуль- са по выходу а в коммутаторе 14 устраняются обычно тем, что длительность импульса, поступающего с де- -- 0 тектора 16 нуля выбирается меньшей, чем длительность задержки синхроимпульса в генераторе 1. Современные цифровые принципы построения генераторов .равноинтервальной последовательности импульсов, синхронизированной с напряжением сети, позволяют объединять в себе и функции детектора 16 нуля и распределителя 14.

При срабатывании триггеров 11-13

5

35

новочного угла л от источника управ- 40 замыкаются управляемые ими ключи

ляющего напряжения U у.

Вычислительный блок работает в непрерывном режиме и практически мгновенно осуществляет преобразование входных параметров в аналоговые сигналы, соответствующие величинам корректирующих углов Дв1дв, uoi;. , ЬЛдс (фиг. 3, а). Функциональные преобразователи 27-29 и 34 могут быть выполнены как в аналоговом варианте, так и в цифровом, однако больщая точность может быть достигнута, когда функциональное преобразование входных сигналов осуществляется путем записи нелинейной функции в постоянное запоминающее устройство а согласование с входными и выход- ными аналоговыми сигналами осуществляется с помощью аналого-цифровых и

7-9, подключая на определенное время соответствующий выход вычислительного блока 10 к второму входу сумматора 5 . Напряжение на выходе последне45 го определяется алгебраической суммой управляющего и корректирующего напряжений (фиг. 3, е), в результате чего реальный угол включения вентилей, формируемый в блоке 2, определяется

50 алгебраической суммой установочного угла Л и соответствующего корректирующего boi.; (фиг. За, г). Импульсы, сформированные в блоке 2, распределяются в блоке 15 по каналам а, в

55 и с (фиг. 3, д) и перебрасывают триггеры 11-13 в исходное состояние, отключая этим соответствующие входы вычислительного блока 10 от второго входа сумматора 5. Ввиду того, что

;51

импульс с выхода блока 2 проходит длительный путь через коммутатор 15 триггеры 11-13 и ключи 7-9, сбои в работе блока 2 из-за скачкообразного изменения входного управляющего напряжения появиться не могут, так как время задержки импульса этими блоками (фиг. 3, д) превышает время срабатывания блока 2 о

Сформированные с учетом коррекци углы включения вентилей позволяют осуществлять эффективную компенсаци неканонической гармоники выпрямлен-

ного напряжения частоты 100 Гц, обус- ig первому и второму входам вычислительловленной НЁсимметрией сети. Коэффициент подавления гармоники при изменении угла включения вентилей в интервале 20-90 изменяется 20-50 раз. При этом точность выполнения вычислительных операций в пределах 2% мало сказывается на эффекте подавления гармоники. Получаемый с помощью предлагаемого устройства эффект компенсации близок к тому необходимому, при котором гармоника, обусловленная несимметрией сети, становится близкой по величине с гармоникой той же частоты, обусловленной внутренней несимметрией преобразователя.

20

25

30

ного блока, третий вход вычислительного блока подключен к выходу арк- косинусного преобразователя, выводы ключевых элементов соединены с первым входом сумматора аналоговых сигналов, второй вход которого подсоединен к выходу арккосинусного преобразователя, а выход - к управляющему входу блока задержки, управляющие входы ключевых элементов подключены к прямым выходам RS-триггеров, установочные входы которых подсоединены к соответст вующим выхол ам второго распределителя импульсов, вход которого подключен к выходу генератора симметричной последовательности импульсов, а обнуляющие входы

Форму л а изобретения

Одноканальное устройство для управления т-пульсным выпрямителем, со- og

с

держащее последовательно включенные синхронизированный с однофазным напряжением сети генератор симметричной последовательности импульсов, регулируемый блок задержки, первый распределитель импульсов, второй вход которого подсоединен к входу генерауора симметричной последовательности импульсов через управляемый блок синхронизации, причем управляющие входы блока задержки и блока синхронизации соединены между собой, а также арккосинусный преобразователь, к входу которого подключен источник управляющего напряжения, отличающееся тем, что, с целью повышения эффективности подавления неканонической гармоники выпрямленного напряжения, обусловленной несимметрией напряжений питающей сети, устройство дополнительно снабжено двумя источниками сигналов, пропорциональных сигналам - WS и + ii /3, сумматором аналоговых сигналов

8

тремя управляемыми ключевыми элемен- . тами, тремя RS-триггерами, вторым и третьим распределителями импульсов, датчиком параметров несимметрии напряжений сети с первым и вторым выходами- сигналов модуля и фазы напряжения несимметрии соответственно, детектором нуля и вычислительным блоком, причем входы датчика параметров несимметрии напряжения сети предназначены для подсоединения к шинам трехфазной несимметричной системы питающих напряжений, а выходы - к

0

5

0

ного блока, третий вход вычислительного блока подключен к выходу арк- косинусного преобразователя, выводы ключевых элементов соединены с первым входом сумматора аналоговых сигналов, второй вход которого подсоединен к выходу арккосинусного преобразователя, а выход - к управляющему входу блока задержки, управляющие входы ключевых элементов подключены к прямым выходам RS-триггеров, установочные входы которых подсоединены к соответст вующим выхол ам второго распределителя импульсов, вход которого подключен к выходу генератора симметричной последовательности импульсов, а обнуляющие входы

RS-триггеров подключены к соответствующим выходам третьего распределителя импульсов, вход которого подсоединен к выходу блока задержки,, при этом установочные входы второго и третьего распределителей импульсов подключены к входу; генератора симметричной последовательности импульсов через детектор нуля, вычислительный блок содержит первый, второй и третий сумматоры аналоговых сигналов, три четырехквадрантных косинусных преобразователя, четыре блока перемножения аналоговых сигналов, масштабный усилитель и один одноквадрантный преобразователь вида у 1/sinx, причем первый и второй выходы датчика параметров, несимметрии сети соединены с первым входом первого блока перемножения и первым входом первого сумматора аналоговых сигналов, выход которого подключен одновременно к первым

входам второго и третьего сумматоров,

к вторым входам которых подключены

источники сигналов, пропорциональных соответственно сигналам -1Г/3 и + П /3 выходы сумматоров подсоединены к ин-

формационным входам соответствующих ключевых элементов через последовательно соединенные косинусные преобразователи и первые входы блоков перемножения аналоговых сигналов, причем вторые входы указанных трех блофиг. 2

ков перемножения подсоединены к .выходу арккосинусного преобразователя через последовательно включенные одиоКБадрентный преобразователь вида X,второй входпервого блокапе- ремножения и масштабньй усилитель.

Л 2Ж1/П 2Ji://r7 2Я//77

а.

--AUtf J.

и, 5

cJt