Цифровой синтезатор частоты Советский патент 1988 года по МПК H03B21/02 

(Л

00 Од

сд

00 4 СЛ

Изобретение Относится к радио- - технике и повышает спектральную чистоту синтезируемых сигналов путем уменьшения макс, мощности паразитных фазовых флюктуации. Устр-во содержит цифроаналоговьш фазовращатель 1, г-р 2 импульсов, делители 3-1 - 3-п частоты, шифратор 4, эл-ты И 5-1 - 5-п, эл-т ИЛИ 6, накопительный сумматор 7. Фазовращатель 1 содержит фазорас- ширитель, коммутатор, два ЦАП, реверсивный счетчик, два счетных триггера, дешифратор, суммирующий у-ль. I табл. 2 ил.

Z7./

Изобретение относится к радиотех нике и может быть использовано в ра диосистемах передачи информации для формирования сигналов с дискретно изменяемой частотой.

Целью изобретения является повышение спектральной чистоты синтези- руемых сигналов путем уменьшения мак- симальной мощности паразитных фазовых флюктуации.

На фиг. 1 представлена электрическая структурная схема цифрового синтезатора частоты; на фиг. 2 - пример выполнения цифроаналогового фазовращателя.

Цифровой синтезатор частоты содержит цифрраналоговьй фазовращатель (ЦАФ)1, генератор 2 импульсов, деэлемент И 5-1,...,5-(п+1) на вход элемента ИЛИ 6 и далее на тактовый вход ЦАФ 1. Выходы m младших разрядов шифратора 4/ соединены с ш разрядными входами НС 7, который выполнен в виде накопительного сумматора по модулю 2.

При поступлении импульса на так- Q товьй вход НС 7 код, записанный в m младших разрядах шифратора 4, прибавляется по модулю 2

к коду, записанному в НС 7. При переполнении НС 7 на его выходе формируется импульс 15 переполнения, который стробируется в элементе И 5-(п-1) и через элемент ИЛИ 6 поступает на тактовый вход ЦАФ 1 и поворачивает фазу высокочастотного колебания на дискрет /itf:

лители 3-1, 3-2,...,3-п частоты, шиф- 20 Сигнал, поступающий с выхода знаког- ратор 4, элементы И 5-1, 5-2,... ,5 -п, элемент ИЛИ 6, накопительный сумматор (не) 7. При этом фазовращатель 1 содержит фазорасширитель 8, коммутатор 9, первый цифроаналоговый преобразователь (ЦАП) 10, второй ЦАП 11, реверсивный счетчик 12, первый счетт ньй триггер 13, второй счетньй триггер 14, дешифратор 15, суммирующий усилитель 16.

Цифровой синтезатор частоты работает следующим образом.

С помощью последовательно соединенных п делителей частоты 3

, .

вого-разряда шифратора 4 на знаковьй вход ЦАФ 1, управляет направлением вращения фазы.

ЦАФ 1 работает следующим образом,

25 Высокочастотньй сигнал поступает на вход фазорасширителя 8, на выходах которого образуются четыре сигнала, имеющие соответственно фазы О, 90®, 180° и 270°. Эти четыре сигнала по30 ступают на входы коммутатора 9, на выходы которого проходят два сигнала, соответствующие той четверти, в которой должна находиться управляемая

,3 фаза. Сигналы с выходов коммутатора

и

формируются импульсные последователь- ос 9 поступают на опорные входы первого

и второго ЦАП 10 и 11. Импульсы упг равления фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй 40 вход которого поступает сигнал управления направлением счета со знакового входа ЦАФ 1. Прямой параллель- ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

ности с частотами

f /2 п

где i 1,...,п - порядковьй номер

делителя частоты

3-1, 3-2З-п;

тактовая частота генератора 2. Сформированные импульсные после-

f. и второго ЦАП 10 и 11. Импульсы упг равления фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй 40 вход которого поступает сигнал управления направлением счета со знакового входа ЦАФ 1. Прямой параллель ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

довательности подаются на входы соот- 45 обратный параллельньй код на кодовые входы второго ЦАП 11. Амплитуды сигналов на выходах первого и второго ЦАП IО и 11 линейно зави- сят от текущего значения кода, подаваемого на их кодовые входы, поэтому фаза результирующего колебания на выходе суммирующего усилителя 16 скачкообразно смещается по хорде в пределах угла 90. Первьй 13 и второй 14 счетные триггеры формируют код, управляющий коммутатором 9 чере дешифратор 15 и обеспечивающий выбор пары ортогональных сигналов с фазорасширителя 8. Дешифратор 15 обеспе-

ветствующих элементов И 5-1,...,5-п, 5-(п+1) и на.тактовый вход НС 7. При этом обеспечивается несовпадение во времени импульсов, поступакщих на различные элементы И 5-1,...,5(п+1). В шифраторе 4 хранится код частоты. Выходы п старших разрядов шифратора 4 соединены с первыми входами сорттветствующих элементов И 5-15(п+1). Если в каком-то разряде шифратора 4 записана Лог. 1, то импульсная последовательность проходит с соответствующего делителя 3-1,..., 3-п частоты через соответствукнций

3653452

элемент И 5-1,...,5-(п+1) на вход элемента ИЛИ 6 и далее на тактовый вход ЦАФ 1. Выходы m младших разрядов шифратора 4/ соединены с ш разрядными входами НС 7, который выполнен в виде накопительного сумматора по модулю 2.

При поступлении импульса на так- Q товьй вход НС 7 код, записанный в m младших разрядах шифратора 4, прибавляется по модулю 2

к коду, записанному в НС 7. При переполнении НС 7 на его выходе формируется импульс 15 переполнения, который стробируется в элементе И 5-(п-1) и через элемент ИЛИ 6 поступает на тактовый вход ЦАФ 1 и поворачивает фазу высокочастотного колебания на дискрет /itf:

9 поступают на опорные входы первого

и второго ЦАП 10 и 11. Импульсы упг равления фазой поступают с тактового входа ЦАФ 1 на тактовьй вход реверсивного счетчика 12, на знаковьй вход которого поступает сигнал управления направлением счета со знакового входа ЦАФ 1. Прямой параллель- ньй код реверсивного счетчика 12 по- ступает на кодовые входы первого

45 обратный параллельньй код 50

55

на кодовые входы второго ЦАП 11. Амплитуды сигналов на выходах первого и второго ЦАП IО и 11 линейно зави- сят от текущего значения кода, подаваемого на их кодовые входы, поэтому фаза результирующего колебания на выходе суммирующего усилителя 16 скачкообразно смещается по хорде в пределах угла 90. Первьй 13 и второй 14 счетные триггеры формируют код, управляющий коммутатором 9 чере дешифратор 15 и обеспечивающий выбор пары ортогональных сигналов с фазорасширителя 8. Дешифратор 15 обеспе-

чивает дешифрацию разрядов первого 13 и второго 14 счетных триггеров в соответствии с таблицей.

счетных геров

Фаза сигнала на первом выходе коммутатора 9,

Фаза сигнала на .втором выходе коммутатора.9/

90

180

270

90

180

270

О

Зависимость сдвига фазы высокочастотного колебания-от времени пред- С1Г.авляет собой ступенчатую функцию, возрастающую или убывающую в зависимости от знака кода частоты,

Оцвиг uf синтезируемой частоты относительно входного сигнала ЦАФ 1 f равен

где

. f - т

IK4I ,«.где п - количество разрядов шифратора 4 с учетом знакового

п .п- + m + 1.

Тогда .сдвиг синтезируемой частоты

-df IU

Г Р

Если на вход ЦАФ 1 подать гармоническое колебание с частотой f, то на выходе ЦАФ 1 формируется сетка частот в диапазоне

fo- F, fo + F,

где F - сдвиг частоты при максимальном значении кода частоты „ «Пщ-1 . К. - / - 1

V - - 2

( 1)/2Ч

5

0

5

0

5

0

;IIIar: сетки

,-(|1ш- /

составляет

jif - А 2f

f.

X 2

Объем ансамбля формируемых сигналов составляет

.N .

Спектр сигнала содержит помимо основной гармоники на частоте fg + + uf посторонние гармоники, обусловленные паразитными фазовыми флюктуа- циями. Дня сигналов, код частоты которых является степенью двух, мощность паразитных фазовых флюктуации зависит от величины дискрета фазы dif. Для остальных сигналов мощность паразитных фазовых флюктуации меньше, Это обеспечивается за счет того, что импульсные последовательности, фор- мируеьые различными делителями 3, ,,,.,3,,, сдвинуты во времени так, что импульсы, относящиеся к различным последовательностя, не совпадают. При этом в ЦАФ 1 фаза высокочастотного колебания изменяется одновременно только яа один дискрет. За счет этого обеспечивается лучшее приближение ступенчатого закона изменения фазы к линейному и уменьшение мощности паразитных фазовых флюктуации. Дополнительное уменьшение мощности паразитных фазовых флюктуации сигнала обеспечивается за счет подключения к m младшим разрядам шифратора 4 НС 7, Для уменьшения мощности :паразитных фазовых флюктуации при заданном N целесообразно з еньшить п. Однако уменьшение п может привести к уменьшению максимального сдвига частоты F, Чтоы этого не происходило, количество делителей п должно выбираться из условия

5

5

- tnc

П ОС lOgj -

где

t«c t,

НС 7; делите-

-время срабатывания

-время срабатывания ля 3-1,,,,,3-п.

Каждый из делителей частоты 3- 1,,,,,3-п могут быть выполнены на основе счетного триггера (не показано) и формирователя импульса фиксированной длительности, выход которого является вторьм выходом делителя частоты НС 7 может быть выполнен с использованием комбинационного сумматора и двух регистров памяти (не показано), используемых для хранения и