Цифровое устройство для управления стабилизированным конвертором Советский патент 1988 года по МПК H02M3/157 

iH

(Л

Изобретение относится к электротехнике и может быть использовано для питания радиоэлектронной аппаратуры. Цель изобретения - повышение качества выходного напряжения. Конвертер содержит усилитель мощности 1, вьшрями- тель 2 и фильтр 3. Задающий генератор 4 через двоичньш счетчик 5 подключен к логическому компаратору 6. Выходное напряжение вьтрямителя в компараторах 9, 10, 19, 20 сравнивается с напряжением с выходов делителя напряжения 12 и через реверсивный счетчик 7 поступает на логический комг аратор 6. Изменение внешних параметров ковертора приводит к изменению его выходного напряжения. 1 ил.

Изобретение относится к электротехнике и может найти применение для электропитания различной радиоэлектронной аппаратуры.

Цель изобретения - повышение качества выходного напряжения.

На чертеже представлена функциональная схема устройства.

Цифровое устройство для управления Q 17, выход которого подключен к перво15

стабилизированным конвертором, выполненным на усилителе 1 мощности, выход которого подключен через выпрямитель 2 к фильтру 3, содержит задающий генератор 4, выход которого подключен к счетному входу первого двоичного счетчика 5, логический компаратор 6, первый порт входов которого подключен к выходам первого двоичного счетчика 5, а второй - к выходам ревер- 20 сивного счетчика 7, а выход подключен к R-вхоцу RS-триггера 8, выход которого предназначен для подключения к управляющему входу усилителя 1 мощности, первый и второй компараторы 9 25 и 10, первые входы которых предназначены для подключения к выходным зажимам фильтра, источник 11 опорного напряжения, выходные зажимы которого подключены к делителю 12 напряжения, зо образованного последовательным соединением четырех резисторов 13-16, второй вход первого компаратора 9 подключен к общей точке соединения первого 13 и второго 14 резисторов делителя 12, а выход - к входу разре шения вычитания реверсивного счетчика 7, второй вход второго компаратора 10 подключен к общей точке соединения второго 14 и третьего 15 резисторов делителя 12, а выход - к входу разрешения сложения реверсивного счетчика 7, элемент И 17, первый вход которого объединен со счетным входом второго двоичного счетчика 18 и с S-входом RS-триггера 8 и подключен к выходу последнего разряда первого двоичного счетчика.

.- 35

40

45

му входу второго элемента ИЛИ 22, второй вход которого подключен к выходу второго двоичного счетчика 18, а выход - к счетному входу реверсивного счетчика 7.

Устройство работает следующим образом.

При подаче на конвертор первичного питания счетчики 5, 18 и 7 находятся в исходном (нулевом) состоянии, т.е. на всех их выходах формируются сигналы логического нуля. Исходное состояние счетчиков может задаваться специальной схемой обнуления (не показана) .

Появление напряжения на выходе источника 11 опорного напряжения приводит к появлению высокого потенциала на вторых входах компараторов 9, 10 и 19, 20. При этом на первых их входах в первый момент времени напряжение равно нулю. На выходах компараторов 9 и 19 формируется низкий уровень сигнала, а на выходах компараторов 10 и 20 - высокий уровень сигнала. Высокий уровень сигналов с выхода компаратора 10 поступает на вход разрешения сложения счетчика 7,а сигнал с выхода компаратора 20 через элемент ИЛИ 21 открывает элемент И 17, вследствие чего импульсы с частотой следования F с последнего выхода счетчика 5 через элемент ИЛИ 22 поступают на счетньм вход реверсивного счетчика 7, изменяя его состояние. Частота следования импульсов F определяет время выхода конвертора на режим, и ее оптимальной величиной является такая, при которой время выхода на режим минимально и в то же время отсутствуют экстратоки и перенапряжения на силовых элементах.

Устройство дополнительно снабжено третьим 19 и четвертым 20 компараторами и первым 21 и вторым 22 элементами ИЛИ, причем первые входы третьего 1 9 и четвертого 20 компараторов объединены и предназначены для подключения к выходным зажимам фильтра 3, второй вход третьего компаратора 19 подключен к общей точке соединения вывода первого резистора 13 делителя 12 и первого вывода источника 11

опорного напряжения, второй вход четвертого компаратора 20 подключен к общей точке соединения третьего 15 и четвертого 16 резисторов делителя 12, а выходы третьего 19 и четвертого 20 компараторов подключены к входам первого элемента ИЛИ 21, выход которого подключен к второму входу элемента И

Q 17, выход которого подключен к перво15

2025зо

35

40

45

50

г

му входу второго элемента ИЛИ 22, второй вход которого подключен к выходу второго двоичного счетчика 18, а выход - к счетному входу реверсивного счетчика 7.

Устройство работает следующим образом.

При подаче на конвертор первичного питания счетчики 5, 18 и 7 находятся в исходном (нулевом) состоянии, т.е. на всех их выходах формируются сигналы логического нуля. Исходное состояние счетчиков может задаваться специальной схемой обнуления (не показана) .

Появление напряжения на выходе источника 11 опорного напряжения приводит к появлению высокого потенциала на вторых входах компараторов 9, 10 и 19, 20. При этом на первых их входах в первый момент времени напряжение равно нулю. На выходах компараторов 9 и 19 формируется низкий уровень сигнала, а на выходах компараторов 10 и 20 - высокий уровень сигнала. Высокий уровень сигналов с выхода компаратора 10 поступает на вход разрешения сложения счетчика 7,а сигнал с выхода компаратора 20 через элемент ИЛИ 21 открывает элемент И 17, вследствие чего импульсы с частотой следования F с последнего выхода счетчика 5 через элемент ИЛИ 22 поступают на счетньм вход реверсивного счетчика 7, изменяя его состояние. Частота следования импульсов F определяет время выхода конвертора на режим, и ее оптимальной величиной является такая, при которой время выхода на режим минимально и в то же время отсутствуют экстратоки и перенапряжения на силовых элементах.

В момент установки счетчика 5 в нулевое состояние образующимся.при этом фронтом производится переброс RS-триггера 8 в состояние, при котором его выходной сигнал открывает усилитель 1 мощности. Переключение RS-триггера 8 в исходное состояние

происходит в момент сравнения кода, записанного в реверсивном счетчике 7, с кодом счетчика 5. Увеличение кода в счетчике 7 приводит к увеличению времени сравнения кодов в схеме 6 совпадения кодов, за счет чего увеличивается длительность широтно-модули- рованного импульса на выходе RS-триг- гера 8 и соответственно увеличивается выходное напряжение конвертора.

По мере возрастания выходного напряжения и достижения им порога срабатывания компаратора 20 последний перебрасывается и своим низким выходным сигналом запирает логический злемент И 17.

Импульсы с частотой F, отключаются от входа реверсивного счетчика 7 и управление реверсивным счетчиком 7 осуществляется импульсами F с выхода счетчика 18. Частота Fj или период квантования выбирается из условия обеспечения устойчивой работы конвертора, т.е. в 10-20 раз вьше частоты среза выходного фильтра 3.

При дальнейшем повьшении выходного напряжения переключается компаратор 10 и своим низким выходным сигналом прекращает счет импульсов реверсив-; ным сче.тчиком 7. Выходной код счетчика в дальнейшем не меняется, вследствие чего выходное напряжение принимает постоянное значение.

Изменение внешних параметров конвертора, например входного напряжения или нагрузки, приводит к изменению выходного Напряжения конвертора.

Если указанное изменение имеет плавньй характер, то происходит включение либо компаратора 9, либо компаратора 10, которые своими выходными сигналами разрешают либо сложение импульсов в счетчике 7, либо вычитание за счет чего изменяется длительность широтно-модулированных импульсов и осуществляется стабилизация выходного напряжения конвертора.

При скачкообразном набросе входного напряжения или нагрузке и уходе выходного напряжения за допуски срабатывания компараторов 19 или 20 состояние счетчика 7 изменяется с повышенной частотой F,,, что позволяет быстро отрабатывать значительные возмущения внешних параметров конвертора. Величина провалов и всплесков выходного напряжения значительно уменьша

5

0

5

0

5

0

5

0

ется, что положительно сказьгаается на качестве выходного напряжения.

Пороги срабатывания компараторов 19 и 20 выбираются вблизи порогов срабатывания компараторов 9 и 10 при условии обеспечения необходимых запасов по динамической устойчивости.

Изобретение позволяет получить высокую стабильность выходного напряжения ив то ;же время обеспечить необходимую устойчивость.

Формула изобретения

Цифровое устройство для управления стабилизированным конвертором, выполненным на усилителе мощности, выход которого подключен через выпрямитель к фильтру, содержащее задающий генератор, выход которого подключен к счетному входу первого двоичного счетчика, логический компаратор, первый порт входов которого подключен к выходам первого двоичного счетчика, второй - к выходам реверсивного счетчика, а выход подключен к R-входу RS-триггера, выход которого предназначен для подключения к управляющему входу усилителя мощности, первый и второй компараторы, первые входы которых предназначены для подключения к выходным зажимам фильтра, источник опорного напряжения, выходные зажимы которого подключены к делителю напряжения, образованного последовательным соединением четырех резисторов, второй вход первого компаратора подключен к общей точке соединения первого и второго резисторов делителя, а выход - к входу разрешения обратного счета реверсивного счетчика, второй вход второго компаратора подключен к общей точке соединения второго и третьего резисторов делителя, а выход - к входу разрешения прямого счета реверсивного счетчика, элемент И, первьш вход которого объединен со счетным входом второго двоичного счетчика и с S-входом RS- триггера и подключен к выходу послед- него разряда первого двоичного счетчика, отличающееся тем, что, с целью повьш1ения качества выходного напряжения, оно снабжено первым и вторьт элементами ИЛИ и третьим и четвертым компараторами, причем первые входы третьего и четвертого компараторов.объединены н предназна513725266

чены для подключения к выходным за-ля напряжения, выходы третьего и чет- жимам фильтра, второй вход третьеговертого компараторов подключены к компаратора подключен к общей точкевходам первого элемента ИЛИ, выход соединения вывода первого резисторакоторого подключен к второму входу делителя напряжения и первого выхода 5элемента И, выход которого подключен источника опорного напряжения, вто-к первому входу второго элемента ИЛИ, рой вход четвертого компаратора под-второй вход которого поцкпю ен к выключен к общей точке соединения тре-ходу второго счетчика, а выход - к тьего и четвертого резисторов делите-счетному входу реверсивного счетчика.