Устройство для приема кодовых комбинаций Советский патент 1988 года по МПК H04L17/16 

ПГ

00 «

оо о

со

Изобретение относится к электросвязи и может использоваться для приема кодовых комбинаций стартстопных посьток, передаваемых по телеграфным линиям в узлах обработки информации ИЛР1 узлах коммутации автоматизирован- ньгх систем управления.

Цель изобретения - повьшение достоверности приема.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит формирователь 1,уровня, элемент НЕ 2, пятьм элемент ИЗ, первый элемент И 4, четвертый элемент ИЛИ 5, восьмой элемент И 6, блок 7 задержки, триггер 8 старта, третий элемент И1Ш 9, второй элемент. И 10, третий элемент И 11, счетчик 12 сканирования, второй элемент ШШ 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, первый элемент ИЛИ 15, триггер 16 цикла, седьмой элемент И 17, буферный накопитель 18, четвертый элемент И 19, шестой элемент И 20, коммутатор 21, триггер 22 запроса и триггер 23 сбоя

Устройство работает следующим образом.

Через линейный вход устройства на вход формирователя 1 из телеграфной линии поступают стартстопные сигналы, (посьтки), являющиеся элементами кодовой комбинации. При этом стартовые сигналы на выходе формирователя 1 имеют вид сигнала низкого уровня, а стоповый высокого уровня. Таким образом, при появлении стартового сиг- Hajta на телеграфной линии на выходе элемента И 4 появляется сигнал высокого уровня длительностью равной времени действия сигнала на рходе сканирования устройства (сигнал сканирова- ния по которому переводится в 1 триггер 8 старта).

При единичных состояниях триггера 8 старта или триггера 16 цикла (это условие формируется на элементе ИЛИ 9) счетчик 12 сканирования начинает подсчёт числа сигналов сканирования. Частота сигналов сканирования выбирается из расчета требуемой достоверности приема стартстопных сигналов и должны быть в 16 раз выше частоты поступления стартстопных сигналов из телеграфной линии. После того как счетчик 12 сканирования отсчитает 8 импульсов (сигналов сканирования) на первом выходе счетчика 12 появляется

0

5

0

5

0

5

0

5

0

5

сигнал высокого уровня, по которому происходит занесение состояния телеграфной линии со сдвигом в сторону старших разрядов в буферный накопитель 18.

Таким образом в буферный накопитель 18 заносится 1, так как сигна- лы телеграфной линии, поступающие с выхода формирователя 1 на информационный вход буферного накопителя 18, проходят через элемент ИСКЛЮЧАЩЕЕ ИЛИ 14, который управляется нулевым выходом триггера 16 цикла и в данный момент находится в исходном состоянии. Данная 1 в буферном накопителе 18 необходима для управления накоплением приема кодовой комбинации в буферном накопителе 18. Сигналом, которым производится занесение первой 1 в буферный накопитель 18, производится так же установка в единичное состояние триггера 16 цикла через элемент И 11. Если в процессе приема стар гового сигнала, когда триггер 8 старта находится в единичном состояний, а триггер 16 цикла находится в нулевом состоянии, изменится состояние выхода формирователя 1 с низкого уровня на высокий, т.е. произойдет преяодев еменное прекращение поступления стартового сигнала, то через элементы И 3 и ИЛИ 5 произойдет сброс в исходное состояние триггера 8 старта, через элементы И 6 и ИЛИ 13 сброс в исходное состояние счетчика 12 сканирования, а через элемент ИЛИ 15 сброс в исходное состояние буферного накопителя 18, После этого поиск стартового сигнала возобновляется сначала, как бьшо описано. В случае правг-шьного приема старта и установления триггера 16 цикла в единичное состояние начинается прием информационной части кодовой комбинации. Для того, чтобы записать в буферный накопитель 18 достоверные значения информационных посьток необходимо записать i-шенно значения середин. каждого информационного сигнала. Для этого первоначально определяется середина стартового сигнала путем отсчета 8 импульсов сканирования, а в дальнейшем от этой точки отсчитывается 16 импульсов сканирования. После отсчета счетчиком 12 шестнадцати импульсов сканирования на первом выходе счетчика 12 вновь появляется сигнал высокого уровня, по которому происхо10

15

20

дит занесение в буферный накопитель18 со сдвигом значения очередного информа- и(ионного сигнала.По занесении в буферный накопитель 18 всех пяти информационных элементов счетчик 12 еще раз отсчитывает 16 импульсов сканирования, и в буферный накопитель 18 записывается 1, т.е.. значение выхода формирователя 1 в момент приема стопового сигнала. В этот момент 1, .записанная перед приемом информационных элемен.тов в буферном накопителе 18 в момент приема стартового сигнала, оказывается в 7-м разряде буферного .накопителя 18 и обеспечивает сброс в исходное состояние триггера 8 старта через элемент ИЛИ 5.

После занесения в буферньш накопитель 18 значения выхода формирователя 1 в момент приема стопового сигнала счетчик сканирования 12 отсчитывает еще 7 импульсов сканирования и на всех выходах счетчика 12 находятся сигналы высокого уровня. Наличие сигналов высокого уровня на всех выходах фиксируется элементом И 17, на выходе которого также появляется сигнал высокого уровня, по которому при наличии сигнала высокого уровня на первом выходе буферного накопителя 18 через элемент И 19 взводится в 1 триггер 22 запроса. Сигналом высокого уровня с вькода элемента И 19 устанавливается также в исходное состояние триггер 16 цикла, и осзтцествляет-35 ся анализ сигнала низкого уровня на выходе формирователя 1 тогда как в момент стопового сигнала на выходе формирователя должен быть сигнал высокого уровня. При наличии в описанный момент на выходе формирователя 1 сигнала низкого уровня возводится в 1 триггер 23 сбоя через элемент И 20. При отработке запроса, поступа-

25

30

40

уровня, элемент НЕ, первый элемент первый вход которого объединен с пе вым входом второго элемента И и явл ется первым управляющим входом устройства для приема кодовых комбинаций, третий элемент И, первый вход которого объединен с первым входом буферного накопителя и соединен с первым выходом счетчика сканировани первый вход которого соединен с вых дом второго элемента И, выход треть го элемента И соединен с S-входом триггера цикла, R-вход которого объ динен с S-входом триггера запроса и соединен с выходом четвертого элеме та И, первый вход которого соединен с пер вым выходом буферного накопите ля, второй вход которого соединен с выходом первого элемента ИЛИ, первы вход которого объединен с R-входом триггера запроса и соединен с выход блока задержки, вход которого является вторым управляющим входом устройства для приема кодовых комбинаций, отличающееся тем, что, с целью повышения достоверност приема, введены пятьш, шестой, седь мой и восьмой элементы И, второй, третий и четвертый элементы ШШ, три гер старта, триггер сбоя, элемент ИСКЛЮЧАЩЕЕ PfflH И коммутатор, приче выход .-формирователя уровня соединен с первыми входами пятого элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также через элемент НЕ с вторым входом пе вого элемента И и первым входом шес того элемента И, второй вход которо го объединен с первым входом второг элемента ИЛИ и соединен с выходом четвертого элемента И, второй вход которого соединен с выходом седьмог элемента И, четыре входа которого с единены с соответствующими выходами счетчика сканирования, второй вход

ющего в ЭВМ от триггера 22, ЭВМ обра- которого соединен с выходом второго

0

5

0

35

5

0

40

уровня, элемент НЕ, первый элемент И, первый вход которого объединен с первым входом второго элемента И и является первым управляющим входом устройства для приема кодовых комбинаций, третий элемент И, первый вход которого объединен с первым входом буферного накопителя и соединен с первым выходом счетчика сканирования, первый вход которого соединен с выходом второго элемента И, выход третьего элемента И соединен с S-входом триггера цикла, R-вход которого объединен с S-входом триггера запроса и соединен с выходом четвертого элемента И, первый вход которого соединен с пер вым выходом буферного накопителя, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход которого объединен с R-входом триггера запроса и соединен с выходом блока задержки, вход которого является вторым управляющим входом устройства для приема кодовых комбинаций, отличающееся тем, что, с целью повышения достоверности приема, введены пятьш, шестой, седьмой и восьмой элементы И, второй, третий и четвертый элементы ШШ, триггер старта, триггер сбоя, элемент ИСКЛЮЧАЩЕЕ PfflH И коммутатор, причем выход .-формирователя уровня соединен с первыми входами пятого элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также через элемент НЕ с вторым входом первого элемента И и первым входом шестого элемента И, второй вход которого объединен с первым входом второго элемента ИЛИ и соединен с выходом четвертого элемента И, второй вход которого соединен с выходом седьмого элемента И, четыре входа которого соединены с соответствующими выходами счетчика сканирования, второй вход

которого соединен с выходом второго

Изобретение относится к электросвязи и обеспечивает повышение достоверности приема. Устр-во содержит формирователь 1 уровня, элемент НЕ 2, элементы И 3, 4, 6, 10, 11, 17, 19, и 20, элементы ИЛИ 5, 9, 13 и 15, . блок 7 задержки, триггер 8 старта, счетчик 12 сканирования, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, триггер 16 цикла, буферный накопитель (БН) 18, коммутатор 21, триггер 22 запроса и триггер 23 сбоя. Элементами кодовой комбинации (КК) являются стартстопные сигкалы. Стартовым сигналам соответствует низкий уровень на выходе формирователя 1 а стрповьм - высокий уровень. Появление стартового сигнала вызывает появление высокого уровня на выходе элемента И 4. При единичных состояниях триггера 8 или триггера 16 счетчик 12 начинает подсчет числа сигналов сканирования. После подсчета восьми импульсов сканирования (для записи в середине информационного сигнала) происходит запись через элемент ИС.КЛЮЧАЮЩЕЕ ИЛИ 14 в БН 18 состояния телеграфной линии со сдвигом в сторону старших разрядов. После правильного приема старта и установления триггера 16 в 1 начинается прием пяти , элементов информационной части КК и стопового сигнала. При преждевременном прекращении поступления стартового сигнала происходит сброс в исходное состояние триггера 8, счетчика 12 и БН 18. 1 ил. SS

щается к устройству с командой чтения (управляющий вход устройства), по которой в ЭВМ вьщаются данные (байт данных), состоящие из-бита старта в седьмом разряде, пяти информационных разрядов (битов) и бита стопа в 0-ом разряде. При обнаружении сбоя во время приема кодовой комбинации сбой выдается в ЭВМ в составе информационного байта на месте восьмого разряда.

Формула изобретения Устройство для приема кодовых комбинаций, содержащее формирователь

элемента ШШ, второй вход которого объединен с вторым входом первого элемента ШШ и соединен с выходом восьмого элемента И, первый вход которого объединен с вторым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ и соединен с первым выходом триггера цикла, второй выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого и второй вход третьего элемента И соединены с выходом триггера старта, S-вход которого соединен с выходом первого элемента И, а

R-вход - с выходом четвертого элемен-R-вход и S-вход триггера сбоя соедита ИЛИ, первый вход которого соединенйены соответственно с выходом блока

с первым выходом буферного накопите-задержки и выходом шестого элемента

ля, второй выход которого соединен с .И, второй вход пятого элемента И

первым входом коммутатора, второй иобъединен с первым входом первого

третий входы которого соединены соот-элемента И, выход пятого элемента И

ветственно с выходом триггера сбоясоединен с вторыми входами четвертои входом блока задержки, выход тре-го элемента ИЛИ и восьмого элемента

тьего элемента ИЛИ соединен с вторым IQИ, выходы коммутатора и триггера завходом второго элемента И, выход эле-проса являются вькодами устройства

мента ИСКЛЮЧАКНЦЕЕ ИЛИ соединен с тре-для приема кодовых комбинаций, тьим входом буферного накопителя.