Резервированный усилитель Советский патент 1988 года по МПК H05K10/00 

со

СХ)

о со

Изобретение относится к радиотехнике. Цель изобретения уменьше ние времени перестройки и повьппение надежности. Резервированный усили тель содержит коммутируемый усилитель I,пороговый элемент 2, нагрузку 3, счетчик 6, преобразователь 7 кодов, цифровой компаратор 9, элемент ИЛИ II,дешифратор 13, ЦАП 14, г-р 15, блок 17 управления. Для достижения цели введены N первых элементов И 5у, элемент НЕ 4, второй и третий элементы И 10 и 12 и дели тель 16. 2 ил.

Фиг./

Вх.уп(1. ,

Изобретение относится к радиотех- нике и может быть использовано в ре зервированных усилителях.

Цель изобретения -уменьшение вре- мени перестройки и повышение надеж нос ти.

На фиг.1 представлена структурная электрическая схема предлагаемого резервированного усилителя; на с1иг.2 - структурная электрическая схема коммутируемого усилителя.

Резервированный усилитель содер- жит коммутируемый усилитель 1, пороговый элемент 2, нагрузку 3, элемент НЕ 4, первые N элементов И 5, , 5, ..., 5, счетчик 6, преобразователь 7 кодов (ПК), цифровой компаратор (ЦК) 8, аналоговый компаратор 9,вто рой элемент И 10, элемент ИЛИ 11, третий элемент И 12, дешифратор 13, цифроаналоговый преобразователь (ЦАП 14, генератор 15, делитель 16, блок

17управления, коммутируеьый усили тель 1 содержит N блоков 18 , 18, ... 18jj. усиления, управляемых ключей 19 ,, 19j,..., 19, сумматор 20 мопг ности.

Резервированный усилитель работа- ет следующим образом.

На установочные входы блока уп равле.ния по шинам 1 - К в двоичном коде подается команда на включение i блоков 18 усиления в коммутируемом усилителе 1, Число включенных блоков

18усиления должно быть больше, рав но единице и не должно превьшать

N-1J т.е. минимум один из них находится в ненагруженном резерве.

С помощью дешифратора 13 и ЦАП 14 на nepBbrfi вход аналогового компара - тора 9 подключается источник порого- вого напряжения U р, соответствующий току в нагрузке 3 при включении i блоков 18 усиления. Одновременно сиг нал управления поступает на первые входы ЦК 8, на вторые входы которого подключены выходы ПК 7.

На выходе ПК 7 в двоичном коде формируется число, соответствующее числу единиц на выходе счетчика 6, которое равно числу включенилх бло ков 18 усиления. Счетчик 6 может находится в одном из 2 состояний, где N - число его разрядов. При этом одно и то же число i блоков усиления может быть включено различными вариантами, число которых равно Сп.

0

5

0

t

о

0

5

В случае, если комбинация на выходе ПК 7 совпадает с комбинацией на первом входе ЦК 8, т.е. подобрана комбинация блоков усиления из числа разрешенных, на выходе ЦК 8 появляются сигнал 1, который поступает . на первые входы всех первых элементов И 5 и элемент НЕ 4. В результате сигналы I с выходов счетчика 6 через первые элементы И 5 поступают на входы управления коммутируемого усилителя 1. По этим сигналам включается комбинация блоков 18 усиления и осуществляется соответствующая коммутация цепей сумматора 20 мощности. Однов1 еменно инвертируемый сигнал с выхода элемента НЕ 4 подается на вход второго элемента И 10. и запрещает прохождение импульсов генератора 15 через элемент ИЛИ 11 на тактовый вход счетчика 6.

Если все усилительные блоки исправны, то ток в нагрузке 3 наводит на выходе порогового элемента 2 напряжение и а и „ к аналоговый компа- ратор 9 формирует сигнал О. Этот сигнал поступает на первый вход третьего элемента И 12 и запрещает прохождение импульсов с выхода делителя 16 через элемент ШШ 11 на тактовый вход счетчика 6.

Если на выходе счетчика 6 число единиц отлично от заданного числа активных блоков 18 усиления, то на вы ходе ЦК 8 формируется сигнал О, который запрещает прохождение сигналов 1 с выходов счетчика 6 на входы управления коммутируемого усилителя 1 через первые элементы И 5. При этом на выходе элемента НЕ 4 появляется сигнал , который подключает быстрый генератор 15 через вторые элементы И 10 и ИЛИ J1 к тактовому входу счетчика 6.

импульсов генератора 15 определяется быстродействием цифровых узлов блока управления и может быть порядка 10-30 не. Коэффициент деления делителя 16 определяется постоянной времени 1 переходных процессов в коммутируемом усилителе 1, пороговом элементе 2 и аналоговом компараторе 9

К -г/Т,

где t -57 Т;

Т - период импульсов генератора 15.

Счетчик 6 изменяет свое состояние до тех пор, пока не будет подобрана разрешейная комбинация включения блоков 18 усиления. После чего проверя- ется работоспособность устройства по выходному сигналу.

При отказе одного из включенных блоков 18 усиления ток в нагрузке 3 уменьшается, напряжение на выходе поporoBOi o элемента 2 становится меньш порогового и Uni и на выходе ана-- логового компаратора появляется сиг нал 1, который прступает на первый вход третьего элемента И 12. В результате очередной импульс с выхода делителя 16 через элемент ИЛИ 11 переводит счетчик в новое состояние. После этого изменяется сигнал на вы- ходе ПК 7 и на повышенной частоте подбирается новая комбинация блоков 18 усиления из. числа исправных.

Формула изобретения Резервированный усилитель, содержащий коммутируемый усилитель, выпол- ,ненный в виде N каналов, вход которого является входом резервированного усилителя, а выход через пороговый элемент подключен к стробирующему входу блока управления, N выходов ко торого соединены с соответственными входами управления коммутируемого усилителя, при этом К установочных входов блока управления являются вхо- 1дами управления резервированного уси лителя, где К N, блок управления

5 0

5 5

выполнен на генераторе, счетчике, элементе ИЛИ, аналоговом компараторе, дешифраторе,цифровом компараторе, ,первые К входов которого соединены с соответствуюпщми входами дешифратора и являются установочными входами блока управления, и преобразователе кодов, входа которого соединены с соответствующими выходами счетчика, а вы-, ходы - с вторыьш К входами цифрового компаратора, первый вход аналогового компаратора является стробирунадим входом блока управления, а второй вход соединен с выходом цифроанало- гового преобразователя, входы которого соединемл с соответствуюпщми выходами дешифратора, отличающийся тем, что, с целью уменьшения времени перестройки и повышения надежности, введены N первых элементов И, элемент НЕ, второй и третий элементы И и делитель, вход которого соединен с генератором и первым входом второго элемента И, выход делителя соединен с первым входом третьего элемента И, второй вход которого соединен с выходом аналогового компаратора, а выход - с nepKJM входом эле- 0 мента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого соединен через элемент НЕ с выходом цифрового компаратора и с объединенными первыми входами первых N элементов И, вторые входы которых соединены с соответст- ВУЮ1ЦИМИ шлсодами счетчика, а выходы являются выходами блока управления.

us.z

Вх,упр.