Резервированный усилитель Советский патент 1988 года по МПК H05K10/00 

Ф1а.1

решенных их комбинаций при обеспечении на его выходе требуемой мощности, Для достижения цели в устр-В( введены N коммутируюпцах элементо-в выхода усилительных элементов (КЭВУЭ), 3N датчиков 9 контроля тока в цепях питания УЭ, N блоков 10 контроля состояния УЭ. При исправности всех УЭ 2 все КЭВУЭ 3 нормально замкнуты, и с выхода всех блоков 10 на вход блока управления 6 поступают сигналы 1. Устр-во обеспечивает восстановление

работоспособности и при кратных повреждениях УЭ 2, при этом чем больше кратность, тем будет быстрее восстановление работоспособности устр-ва. Устр-во обеспечит быстрое автоматическое определение неисправного УЭ 2 и при агрегатном методе ремонта. Время восстановления исправного состояния будет определяться: Tg,y М t. где М - число отказавших УЭ 2; tf,; время замены i-ro элемента. 1 з.п. ф-лы, 4 ил.

Изобретение относится к автоматике и может быть использовано в усилительных устройствах повышенной надежности.

Цель изобретения - сокращение времени восстановления работоспособного состояния резервированного усилителя с исключением неисправных усилительных элементов из пространства разрешенных их комбинаций при обеспе- чении на его выходе требуемой моцт ности.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - функциональная схема блока управления; на фиг.3 - принципиальная схема блока синхронизации работы блока управления (БСРКУ); на фиг.4 - принципиальная схема переменного линейного регистра.

Резервированный усилитель содержит источник 1 входного сигнала (ИВС), N усилительных элементов (УЭ) 2, N коммутирующих элементов выхода усилительных элементов (КЭВУЭ) 3, управляемый сумматор 4 мощности, нагрузку 5, блок 6 управления (БУ), блок 7 питания (БП), N коммутирующих элементов (КЭ) 8, N датчиков 9 контроля тока (ДКТ) в цепях питания УЭ, N блоков 10 контроля состояния УЭ, пороговый элемент (ПЭ) 11, эквивалент нагрузки Он) 12.

Блок управления образуют два входных реверсивных счетчика (ВРС) 13, ЦАП 14, двойной аналоговый компаратор (АК) 15, цифровой компаратор (ЦК)

БСРБУ включает элементы И 28 и 29 элемент ИЛИ 30, одновибратор 31 и элемент И 32.

ГО1РС содержит N+1 элементов И1Ш 33j ,33j,... ,33 к+г, N элементов памяти 34,34,...,34ц, N элементов И-НЕ 35,, 35j,. V . ,35к, элемент И 36, М-1

элементов 2И-ИЛИ 37,,37 37м-, .

элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 (сумматор по модулю 2, резистор 39 и конденсатор 40.

Устройство работает следующим образом.

В рабочем режиме при исправности всех узлов УЭ 2 в любой момент времени по.команде от внешнего управляющего устройства, поступающий в двоичном коде на w входов управления БУ 6 в режиме Запись или на счетный вход X .ц в режиме Суммирование - счет или Вычитание - счет, необходимо подключить требуемое количество УЭ 2, чтобы обеспечить заданную мощность в нагрузке 5. Максимально возможное число включенных УЭ 2 определяется по формуле

К

Макс

2 -1,

(1)

так как нулевая комбинация является запрещенной, следовательно минимальное число УЭ 2, находящихся в резерве, можно .определить как

5мии N-K,,. - (2) Тогда число удовлетворенных элементов определяется неравенством

1 )

а число находящихся в резерве

SM M SSN-I.

(4)

При исправности всех УЭ 2 все КЭВУЭ 3 нормально замкнуты и с выхо- .да всех блоков 10 на вход БУ 6 посту пают сигналы 1. При поступлении требования на включение К УЭ 2 БУ 6 выбирает их случайным образом из N, причем вероятность включения распределена равномерно и для i-ro УЭ 2 равна . При необходимости увеличения или уменьшения мощное- ти в незначительных пределах в процессе работы сигнал поступает на вхо БУ 6 в режиме Суммирование - счет или Вычитание - счет с одновременной подачей требуемого количества импульсов на счетный вход Xj-. Если необходимо значительно изменить выходную мощность, то на вход БУ 6 сигнал поступает по М входным шинам в режиме Запись. При изменении мощности каждый раз формируются новые К,, К4,..,,Кд комбинации.из УЭ

2, причем время перехода от одной , комбинации к другой определяется временем срабатывания КЭ 8 и сумматора 4, Таким образом, за время эксплуатации все N УЭ 2 будут включены в рабочий режим в течение одинакового времени и израсходуют примерно

равный эксплуатационный ресурс. При распределении среднего времени наработки до отказа УЭ 2 по закону Вей- булла в этом случае достигается максимальная наработка до отказа систе.мы в целом и, следовательно, по вьшается надежность усилителя.

При выходе из строя i-ro узла УЭ 2 (например, при возрастании тока в его питающих цепях) на выходе фор- мируется сигнал О, который пере- ключает с помощью КЭВУЭ 3 с входа сумматора 4 на ЭН 12 i-й УЭ 2. Одновременно сигнал О поступает на БУ 6 и исключает i-й УЭ 2 из числа разрешенных. В этом случае поиск К разрешенных производится из N-1-го УЭ 2, а нера.венство (4) -принимает вид

мин

-1 S N-2.

При этом на время поиска новой комбинации К мощность на выходе резервированного усилителя будет соот

л с jn 25

ветствовать (К-1) включенному УЭ 2 и после окончания поиска будет вновь восстановлена. Устройство обеспечивает восстановление работоспособности и при кратных повреаодениях УЭ 2, при этом чем больше кратность, тем быстрее восстанавливается работоспособность резервированного усилителя, так как сужается область поиска разрешенной комбинации: (N-1), (N-2), (N-3) ... . Устройство переходит в аварийное состояние при отказе;

М

мех КС

(Кмахс-К) .

(6)

Резервированный усилитель обеспечивает быстрое автоматическое опреде-- ление неисправного УЭ 2, и при агрегат- ном методе ремонта время восстановления исправного состояния определяется как

с jn 25

30

35

40

-

50

55

Тби Мьи;

(7)

где М, - число отказавших УЭ 2;

6ut время замены i-ro элемента.

После замены и принудительного включения КЭ 8 ДКТ 9 проверяет его исправность и если работоспособность 1-го УЭ 2 восстановлена, формирует на выходе сигнал 1, который нормально замыкает КЭВУЭ 3, подключая 1-й УЭ 2 к сумматору 4, и разрешает его использование в числе разрешенных БУ 6, которьй работает следующим образом.

При включении питания 1,2,...,N триггеры ПЛРС 19 (фиг.4) устанавливаются в исходное состояние благодаря кратковременн ой подаче на их установочные входы R низкого уровня сигнала через конденсатогр 38 и неопределенных N сигналов от блоков 10,,2.,... м установочные входы S. По мере заряда конденсатора 40 через резистор 39 и последовательного включения N УЭ 2 (при их исправности) с помощью КЭ 8 подготавливаются триггеры по нулевому входу (на уст Н2Вочных входах появляется сигнал ) . Если хотя бы один например N-1-й, УЭ 2 оказывается неисправным, то на его установочном входе S появляется сигнал О, который опрокидывает N-1-й триггер в состояние 0 (так как на установочном входе R 1), запрещает работу N-1-го триггера подачей О на V-вход и через элемент И-НЕ 35ц., разрешает передачу логических сигналов с выхода N-2-го триггера через элемент ИЛИ ЗЗц, , элемент И Зб., на вход элемента ИЛИ 33 щ. Таким -

514345686

разом длина ПЛРС 19 изменяется на на управляющий вход сумматора 4 и на один элемент и становится N-1. К КЭ 8, обеспечивая включение нужноНаиболее сложньй случай возникает при неисправности узла УЭ 2, так как формирующий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 включен (при использовании варианта на фиг.4) на выход и вход N-ro триггера. В этом случае необходимо осуществить переключение ;входов элемента 38 с входа и выхода :N-ro триггера на вход и выход N-ro триггера.

Переключение входа осуществляется аналогично рассмотренному для N-1-го триггера с использованием обходного

10

го количества УЭ 2. В результате резервированный усилитель готов к работе.

В режиме Суммирование - счет и Вычитание - счет (медленной перестройки) на вход реверсивных счетчиков по шине Запись - 0 /Счет-1 поступает сигнал 1, которая снимается только в режиме быстрой перестройки. Ка вход реверсивного счетчика 13 поступает или на шину

15 шину -

сигнал 1 (в зависимости

от требования уменьшить или увели- пути через элементы ИЛИ 33, И 36, чить входную мощность), поступающие ИЛИ 33щ4.1, переключение входа эле- на счетную шину импульсы изменяют мента ИСКЛЮЧАЮЩЕЕ ИЛИ 38 осуществля-i состояние задающего реверсивного ется с использованием элемента 2И- j 20 счетчика 13,ji на заданное количество ИЛИ 37 следующим образом сигнал О от N-ro (прк неисправности N-ro УЭ 2) ДКТ 9 запрещает подйчу на выход элемента 2И-Ш1И 371, сигналов с выхода элемента ИЖ 33 и разрешает через элемент И-НЕ 35щ считьшание информации, с элемента 2И-ИЛИ 37( (при

единиц, что приводит к изменению комбинации, поступающей на вход ЦАП 14, на выходе которого изменяются пороговые напряжения, которые сравниваются 25 со стробирующим сигналом, поступающим от ПЭ 11с помощью ЛК 15, на выходе которого появляется управляющий поисправности N-1-го УЭ 2), на его вход подаются сигналы с выхода элетенциал, разрешающий изменение состояния реверсивного счетчика 13 (т.е.

мента ИЛИ ЗЗц,, если N-1-й УЭ 2 так- зо прибавление или вычитание) и через

элемент ИЛИ 21 подающий управляющий сигнал на БСРБУ 17, которьй разрешает подачу одного импульса с выхода ГТИ 18 на счетный вход реверсивного

же неисправен, то с выхода элемента 2И--ИЛИ и т.д. Таким образом, длина ПЛРС 19 определяется числом только исправных УЭ 2, и блок управпись (быстрой перестройки) поступает на вход реверсивных счетчиков 13, и 13 требование в двоичном коде на

ления гЪтов к работе. Параллельно на . счетчика 13, после чего работает вход блока управления в режиме За- схема быстрой перестройки, которая

обеспечивает включение требуемого :количества УЭ 2, что приводит к увеличению или уменьшению стробирующего

включение К УЭ 2, которое сравнивает- дд напряжения U на выходе ПЭ 11, посту- ся с информацией, поступившей от пающего на входе АК 15. ПК 20 в двоичном коде на первые m входов ЦК 16, соответствующей состоянию ПЛРС 19, при их -различии на одном из вькодов ЦК 16 присутствует

.(В)

На выходах АК 15 появляется сигнал О, если неравенство (8) не вы45

полняется, то на выходе БСРБУ 17 появляется следующий счетный импульс, разрешенный подачей сигнала 1 с выхода элемента ИЛИ 21. Величины и„ц и и выбираются таким образом, чтобы Ug, соответствующее выходной мощности резервированного усилителя в нагрузке 5, при включении заданного числа УЭ 2 удовлетворяло неравенству (8), Если учесть, что V пропорсигнал 1 , которьй через элемент ИЛИ 22 разрешает подачу .сигнала на ПЛРС 19 (через элемент И 23) тактовых импульсов и запрещает (через элемент И-НЕ 24) изменение состояния выходных триггеров 25, 252,.«,25. Когда на обоих входах ЦК 16 сигналы будут равныJ ПЛРС 19j. зафиксируется подачей сигнала О на вход элемента И 23 и информация с N выходов ПЛРС

45

50

полняется, то на выходе БСРБУ 17 появляется следующий счетный импульс, разрешенный подачей сигнала 1 с выхода элемента ИЛИ 21. Величины и„ц и и выбираются таким образом, чтобы Ug, соответствующее выходной мощности резервированного усилителя в нагрузке 5, при включении заданного числа УЭ 2 удовлетворяло неравенству (8), Если учесть, что V пропорционально включению К

MQKC

УЭ 2 и рав19 будет считана на выход N D-V-триг-. но , где U.; - стробирующее геров, так как на их вхоДы V через напряжение, пропорциональное включе- элемент И-НЕ 24 поступит сигнал 1 ним одного УЭ 2. Сопротивления де- и управляющие воздействия поступят лителей 26 и 27 напряжения выбирают

го количества УЭ 2. В результате резервированный усилитель готов к работе.

В режиме Суммирование - счет и Вычитание - счет (медленной перестройки) на вход реверсивных счетчиков по шине Запись - 0 /Счет-1 поступает сигнал 1, которая снимается только в режиме быстрой перестройки. Ка вход реверсивного счетчика 13 поступает или на шину

15 шину -

сигнал 1 (в зависимости

от требования уменьшить или увели- чить входную мощность), поступающие на счетную шину импульсы изменяют состояние задающего реверсивного счетчика 13,ji на заданное количество

единиц, что приводит к изменению комбинации, поступающей на вход ЦАП 14, на выходе которого изменяются пороговые напряжения, которые сравниваются со стробирующим сигналом, поступающим от ПЭ 11с помощью ЛК 15, на выходе которого появляется управляющий потенциал, разрешающий изменение состояния реверсивного счетчика 13 (т.е.

прибавление или вычитание) и через

элемент ИЛИ 21 подающий управляющий сигнал на БСРБУ 17, которьй разрешает подачу одного импульса с выхода ГТИ 18 на счетный вход реверсивного

напряжения U на выходе ПЭ 11, посту- пающего на входе АК 15.

.(В)

На выходах АК 15 появляется сигнал О, если неравенство (8) не выдд напряжения U на выходе ПЭ 11, посту- пающего на входе АК 15.

45

50

полняется, то на выходе БСРБУ 17 появляется следующий счетный импульс, разрешенный подачей сигнала 1 с выхода элемента ИЛИ 21. Величины и„ц и и выбираются таким образом, чтобы Ug, соответствующее выходной мощности резервированного усилителя в нагрузке 5, при включении заданного числа УЭ 2 удовлетворяло неравенству (8), Если учесть, что V пропорционально включению К

MQKC

УЭ 2 и рав. но , где U.; - стробирующее напряжение, пропорциональное включе- ним одного УЭ 2. Сопротивления де- лителей 26 и 27 напряжения выбираются такими, чтобы при включении K. УЭ 2 выполнились соотношения

Una-UnH -U;

2

(9)

,

При выходе из строя i-ro узла УЭ 2 включается быстрое кольцо. С выхода i-ro блока 10, поступает сигнал О на i-ю ячейку памяти ГШРС 19 (фиг.4), которая исключается из чис- ла разрешенных аналогично режиму включения блока управления, рассмотренному выше, на-ее выходе появляется сигнал О, который отключает i-й КЭ 8, на выходе ПК 20 изменяется кодовая комбинация, что приводит к появлению сигнала 1 на выходе ЦК 16, в дальнейшем работа БУ 6 осуществляется по схеме .быстрой перестройки. После восстановления узла УЭ 2 с блока 10 поступает сигнал 1, который разрешает дальнейшее использование i-й ячейки памяти ПЛРС 19. При изменении на выходе сумматора А мощности, которая приводит к нарушению неравенства (8) (в случае отсутствия отказов включенных КУЭ2), включается медленное кольцо перестройки, которое обеспечивает, работу ВУ 6 до момента выполнения неравен- ства (8). Для исключения влияния медленного кольца перестройки на правильность работы БУ 6 в режиме быстрой перестройки применяется БСРБУ 17 (фиг.З). В режиме быстрой перестройки запись сигнала рассогласования возникает при выходе как ЦК 16, так и на выходе АК 15, что может при- весзм к изменению состояния реверсивного счетчика 13, а следователь- но, к изменению количества включенных УЭ 2, что приводит к длительному процессу установления мощности требуемой на выходе резервированного усилителя. Для этого учитывая,что .время переходных процессов в ЦК 16 меньше, чем в ЦАП 14 и АК 15, с выхода элемента ИЛИ 22 (при включении быстрого кольца перестройки) подается на вход элемента И 28 сигнал 1, который разрешает считывание первого тактового импульса ГТИ 18 с выхода элемента И 23 через элементы И 28 и ИЛИ 30 на вход одновибратора 31, который запрещает через элемент И-НЕ 32 считьгеание счетного импульса ПИ ; 18 через БСРБУ 17 (элемент И 29) на вход реверсивного счетчика 13 на время переходных процессов в резер

Q g 2025 , зо Q5CQ -- 35

вированном усилителе, т.е. на это время запрещается работа медленного кольца перестройки, аналогично БСРБУ 17 работает в случае отказов УЭ 2. Если отказов УЭ 2 не произошло, а мощность на выходе сумматора 4 не соответствует требуемой, то включается медленное кольцо перестройки следующим образом: с выхода элемента И 21 поступает сигнал 1 на вход элемента И 29, на выходе которого (так как до прихода импульса на выходе одновибратора сигнал О, а следовательно, на выходе элемента И-НЕ 32 1) появляется импульс от ГТИ 18, изменяющий состояние реверсивного счетчика 13 и запускающий через элемент ИЛИ 30 одновибратор 31, который запрещает подачу очередных импульсов от ГТИ 18 на реверсивный счетчик 13( в течение времени, соответствующего времени переходных процессов в резервированном усилителе; в реверсивном счетчике 13, в кольце быстрой перестройки, в сумматоре 4, в АК 15.

Таким образом, длительность форми руемого одновибратором 31 импульса определяется из следующего соотношения:

t-j-u, -рсП) 6п - усМ4 (5 ОО) где время переходньтх процессов в реверсивном счетчике 13;

С

время работы кольца быстрой перестройки}

цсмд время переходных процессов в сумматоре 4; DAKis Р переходных процессов в АК 15.

Период следования импульсов от i ГТИ 18 определяется быстродействием цифрового узла.. .

Время восстановления рабочего состояния резервированного усилителя в случае любого количества отказов УЭ 2, если их число не превышает М, которое находится из соотношения (6) определяется быстродействием кольца быстрой перестройки,

Формулаизобретения

литель напряжения, двойной аналоговьй компаратор, элемент ИЛИ, блок синхронизации работы блока управления, цифровой компаратор, элемент ИЛИ, элемент И, перестраиваемый линейный регистр сдвига, преобразователь кода, элемент И-НЕ, N DV-счетных триггера, причем га входов реверсивных счетчиков являются установочными входами блока управления, при этом 2 N, m выходов первого счетчика соединены с вторыми m входами цифрового компаратора, выходы которого соединены с элементом

9143456810

элемента соединен с выводом питания

.соответствующего усилительного элемента, а второй - с выходом источника питания, управляемый сумматор мощности, выход которого соединен с нагрузкой, а входы - с выходами N усили: тельных элементов соответственно, блок управления, один из входов которого через пороговый элемент подключен к выходу управляемого сумматора мощности, другие входы блока управления являются входами управления устройства, первые N выходов блока управления соединены с соответствующими 5 ИЛИ, выход которого является управля- входами управления управляемого сум- кзщим входом схемы синхронизации ра- матора мощности, другие N выходов боты блока управления, элемент И, соединены с входами управления комму- .тирующих элементов соответственно,

10

второй вход Которого соединен с выходом генератора тактовых импульсов.

отлича ющийся тем, что, с целью сокращения времени восстановления работоспособного состояния резервированного усилителя.с исклю чением неисправных усилительных элементов из пространства разрешенных их комбинаций при обеспечении на его выходе требуемой мощности, в цепи питания усилительных элементов введены N датчиков контроля тока, а также введены N блоков контроля состояния усилительных элементов, N коммутирующих элементов выходов усилительных элементов, при этом первый, второй и третий входы i-ro блока контроля состояния усилительных

элементов соединены с выходом г-го датчика контроля тока, с выходом i-ro усилительного элемента и вторым контактом коммутирующего элемента соответственно, выход i-ro блока контроля состояния усилительных эле- ментов соединён с входом блока управления устройства и с входом управления .соответствующего коммутирующего элемента выхода усилительного элемента, вход коммутирующего элемента выхода усилительного элемента соединен с выходом соответствующего усилительного элемента, один из выходов коммутирующего элемента выхода усилительного элемента соединен с эквивалентом нагрузки, а другой выход - с- соответ- ствующим входом управляемого суммато-,

ра мощности,

2, Усилитель по пЛ, отличаЮ щ и и с я тем, что блок управления содержит два реверсивных счетчика, генератор тактовых импульсов, цифроаналоговый преобразователь, де4568

литель напряжения, двойной аналоговьй компаратор, элемент ИЛИ, блок синхронизации работы блока управления, цифровой компаратор, элемент ИЛИ, элемент И, перестраиваемый линейный регистр сдвига, преобразователь кода, элемент И-НЕ, N DV-счетных триггера, причем га входов реверсивных счетчиков являются установочными входами блока управления, при этом 2 N, m выходов первого счетчика соединены с вторыми m входами цифрового компаратора, выходы которого соединены с элементом

456810

5 ИЛИ, выход которого является управля- кзщим входом схемы синхронизации ра- боты блока управления, элемент И,

0

ИЛИ, выход которого является управля- кзщим входом схемы синхронизации ра- боты блока управления, элемент И,

второй вход Которого соединен с выходом генератора тактовых импульсов.

0

5

а выход соединен с входами управления перестраиваемого линейного регистра -сдвига и блока синхронизации работы блока управления, входы перестраиваемого линейного регистра сдвига соединены с N входами блока управления, которые соединены с соответствующими выходами блоков контроля состояния усилительных элементов, N выходов перестраиваемого линейного 0 регистра сдвига соединены с соответствующими D-входами DV-счетных триггеров, причем 1-й выход соединен с 1-м триггером, выход которого является 1-м управляющим входом блока уп- равления, С входы N CV-счетных триггеров соединены с выходом генератора тактовых импульсов, а V-входы - с выходом элемента И-НЕ, вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами дафрового компаратора, первые m входов которого соединены с m выходами преобразователя кодов, входы которого соединены с N- выходами перестраиваемого линейного регистра сдвига, m выходов второго реверсивного счетчика соединены с m входами цифро- аналогового преобразователя, выход которого через делитель напряжения подключен к противоположным входам двойного аналогового компаратора, вторые входы двойного аналогового компаратора соединены с входом блока управления, который подключен к выходу порогового элемента, подключенного

0

45

0

55

к выходу управляемого сумматора мощности, выходы двойного аналогового компаратора соединены с управляющими входами .суммирования и вычитания

первого реверсивного счетчика и яхо- дами элемента ИЛИ, выход которого соединен с входом управления блока синхронизации.работы блока управлеОт 5л. 11 5t

т

ния, вход которого соединен с выходом генератора тактовых импульсов, а выход - со счетным входом первого реверсивного счетчика.

QmSa.W..Wti

0ut. Z

Фиг.З