Устройство для управления передачей данных Советский патент 1988 года по МПК G08C19/28 

(Л

со 00

СП

о: ;о

30

Изобретение относится к автоматике и может быть использовано в автоматизированных системах управления автоматизированными объектами.

Цель изобретения - повышение быстродействия устройства.

На чертеже фе:1ставлена блок-схема устройства.

Устройство содержит регистры 1 и 2, генератор 3 импульсов, элемент И 4, группу элементов И 5--8, группу элементов И 9- 11, блок 12 постоянной памяти, элементы ИЛИ 13-15, регистр 16, старшие разряды которого соединены по схеме счетчика, дешифраторы 17 и 18, триггер 19 и элементы 20-23 задержки.

На чертеже также обозначены первый 24, второй 25, третий 26 и четвертый 27 входы устройства, а также выходы 28-30 устройства.

Устройство рабсл ает с;1едую1цим образом .

На первый 24 и второй 25 входы устройства одновременно поступают информационная часть сообп|ения и признаковая часть сообщения, которые заносятся в регистры 1 и 2 соответственно.

Нервоначально устройство переводится в рабочее состояние подачей на третий вход 26 импульса «Пуск, который через элемент ИЛИ 15 поступает на единичный вход гера 19, устанавливая последний в единич10

15

на вход элемента 22 задержки, где задерживается на время окончания считывания базового адреса из фиксированной ячейки блока 12 и записи его в регистр 16, старшие разряды которого соединены по схеме счетчика, вход которого подключен к входу 27 устройства, на который подаются импульсы времени.

Иериодичность подачи импульсов времени определяется выбранным интервалом времени. Например, для интервала 1 ч число разрядов регистра может быть равным 5 и через каждые 24 ч пять старших разрядов регистра переполняются и сбрасываются в нуль.

Таким образом, код адреса канала в регистре 16 состоит из базового кода адреса, поступившего из соответствующей фиксированной ячейки блока 12, и кода, определяемого состоянием старших разрядов регистра, работающих в режиме счетчика.

Деп1ифратор 18 расшифровывает этот код и высоким потенциалом, соответствующим коду в регистре 16, открывает соответствующую группу элементов И 9-11, и им- пу.чьса.ми с выхода элемента 22 задержки 25 содержимое информационной части сообщения из регистра 1 передается на вход соответствующего канала передачи данных, к которому в данный отрезок вре.мени подключен адресат - объект управления.

Затем импульсом, задержанным элемен20

ное состояние, трип-ер 19 открывает высо- том 20 на время передачи кода с регистра 1

КИМ потенциалом элемент И 4 и первый же импульс с выхода г енерагора 3 проходит через элемент И 4 и сбрасывает через элемент 21 задержки в исходное состояние триггер 19, а также через элемент ИЛИ 13 поступает на опрос состояния элементов И 5-8. Е1СЛИ к этому моменту времени на входы устройства входное сообщение не поступило, то в рес истре 2 признак сообщения равен нулю и на выходе дешифратора 17, соединен35

на выходы устройства, регистры 1, 2 и 16 сбрасываются в исходное состояние. При этом в регистре 16 в нулевое состояние сбрасываются только те разряды, которые отведены под хранение базового адреса.

Элемент 23 задерживает импульс с выхода элемента 20 до начала очередного такта коммутации, который начинается после записи очередного входного сообщения в регистры 1 и 2. После этого импульс с выхода

ном с одним входом элемента И 5, присут- 40 элемента 23 задержки через элемент ИЛИ 13

ствует высокий г отенциал, открывающий элемент И 5.

Импульс с выхода элемента ИЛИ 13 проходит элемент -И 5 и затем через элемент ИЛИ 15 ноступает на единичный вход триг- гера 19 вновь переводя его в единичное состояние, и т. д.

Если в регистры 1 и 2 сообщение поступило, то дешифратор 17 расшифровывает признак адреса сообщения и открывает соответ0

5

на вход элемента 22 задержки, где задерживается на время окончания считывания базового адреса из фиксированной ячейки блока 12 и записи его в регистр 16, старшие разряды которого соединены по схеме счетчика, вход которого подключен к входу 27 устройства, на который подаются импульсы времени.

Иериодичность подачи импульсов времени определяется выбранным интервалом времени. Например, для интервала 1 ч число разрядов регистра может быть равным 5 и через каждые 24 ч пять старших разрядов регистра переполняются и сбрасываются в нуль.

Таким образом, код адреса канала в регистре 16 состоит из базового кода адреса, поступившего из соответствующей фиксированной ячейки блока 12, и кода, определяемого состоянием старших разрядов регистра, работающих в режиме счетчика.

Деп1ифратор 18 расшифровывает этот код и высоким потенциалом, соответствующим коду в регистре 16, открывает соответствующую группу элементов И 9-11, и им- пу.чьса.ми с выхода элемента 22 задержки 5 содержимое информационной части сообщения из регистра 1 передается на вход соответствующего канала передачи данных, к которому в данный отрезок вре.мени подключен адресат - объект управления.

Затем импульсом, задержанным элемен0

том 20 на время передачи кода с регистра 1

35

на выходы устройства, регистры 1, 2 и 16 сбрасываются в исходное состояние. При этом в регистре 16 в нулевое состояние сбрасываются только те разряды, которые отведены под хранение базового адреса.

Элемент 23 задерживает импульс с выхода элемента 20 до начала очередного такта коммутации, который начинается после записи очередного входного сообщения в регистры 1 и 2. После этого импульс с выхода

40 элемента 23 задержки через элемент ИЛИ 13

ноступает на опрос элементов И 5-8 и цикл коммутации сообщения повторяется.

Формула изобретения

Устройство для управления передачей данных, содержащее первый и второй регистры, первые входы которых являются соответственно информационным и адресным входами устройства, третий регистр, выходы ко

Изобретение относится к автоматике и может быть использовано в автоматизированных системах управления подвижными объектами. Цель изобретении - повышение быстродействия устройства. Введение в устройство, содержащее три регистра 1, 2 и 16, первый дешифратор 17, первую и вторую группы элементов И 5-8 и 9-11, два элемента 20 и 21 задержки, два элемента ИЛИ 14 и 15, генератор 3 импульсов, элемент И 4 и триггер 19, блока 12 памяти, третьего и четвертого элементов 23 и 24 задержки, третьего элемента ИЛИ 13, и второго дешифратора 18 позволило передавать данные подвижным объектам в реальном масштабе времени за счет исключения ручной кроссиров- ки данных. 1 ил.

ствующий этому признаку один из элемен- 50 торого соединены с входами первого дешифтов И 6-8

Тогда импульс опроса с выхода эле.мен- та ИЛИ 13 проходит через соответствуюпшй открытый один из элементов И 6-8 и поступает на вход считывания фиксированной

ратора, выходы которого соединены с первыми входами элементов И первой группы, вторые входы которых соединены с выходом первого элемента задержки, генератор импульсов, выход которого соединен с первым

IгГС Г -1

ячейки па.мяти 12 блока, где записан базо- - - входо.м элемента И, второй вход которого

выи адрес канала передачи данных, по которому должно коммутироваться входное сообщение, а также через элемент ИЛИ 14

ратора, выходы которого соединены с первыми входами элементов И первой группы, вторые входы которых соединены с выходом первого элемента задержки, генератор импульсов, выход которого соединен с первым

Г -1

входо.м элемента И, второй вход которого

соединен с выходом триггера, второй элемент задержки, два элемента ИЛИ, вторую группу элементов И, отличающееся тем, что, с

целью повышения быстродействия устройства, в него введены блок постоянной памяти, третий и четвертый элементы задержки, третий элемент ИЛИ, второй дешифратор, вход которого соединен с выходами первого регистра, а выходы подключены к первым входам элементов И второй группы, вторые входы которых подключены к выходу первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки,,, ляется синхронизирующим входом устрои- а второй вход и вход третьего элемента за-ства, а информационный вход подключен к держки подключены к выходу элемента И,выходу блока постоянной памяти, второй выход одного элемента И первой группы сое-вход второго элемента ИЛИ является вхо- динен с первым входом второго элементадом запуска устройства, а выход соединен ИЛИ, а выходы других элементов И соеди-с S-входом триггера, R-вход которого соединены соответственно с адресными входами15 ней с выходом третьего элемента задержки.

блока постоянной памяти и входами третьего элемента ИЛИ, выход которого соединен через первый и четвертый элементы задержки с входом второго элемента задержки и обнуляющими входами регистров, выход второго регистра подключен к третьим входам элементов И первой группы, выходы которых являются информационными выходами устройства, вход записи третьего регистра яв