Многофазный измерительный орган для дистанционной защиты линий электропередач от несимметричных коротких замыканий на землю Советский патент 1988 года по МПК H02H3/40 

Изобретение относится к электроэнергетике и предназначено для дистанционной зашиты линий электропередач от несимметричных к,з. на землю .

Цель изобретения - повышение быстродействия .

Нд фиг.1 изображена функциональная схема предлагаемого измерительного органа; на фиг.2 - граничные линии неравенств, характеризующие условия срабатывания; на фиг.З - характеристика многофазного измерительного органа в комплексной плоскости сопротивления петли к.з.

Устройство содержит формирователь 1 cpaвнивae ыx величин, подключенный к защищаемой линии, имеющий восемь выходов, первый выход которого подключен к первым входам множительных блоков 2-4, второй выход - к первым входам множительных блоков 5-7, третий выход - к первым входам множительных блоков 8-10, четвертый выход - к первым входам множительных блоков 11-13, пятый выход - к вторым входам множительных блоков 5, 8, 11, шестой выход - к вторым входам множительных блоков 2, 9, 12, седьмой выход - к вторым входам множительных блоков 3, 6, 13, восьмой выход - к вторым входам множительных блоков ц, 7, 10. Выходы множительных блоков 2, 3, 4, 6, 7 и 10 подключены соответственно к первым входам компараторов 14-19, к вторым входам которых подключены соответственно выходы множительных блоков 5, 8, 11, 9, 12 и 13. Выход компаратора 14 подключен к первому входу логического элемента И 20 непосредственно и через инвертор 21 к первому входу логическоro элемента И 21

выход компаратора

15подключен к второму входу элемента И 20 непосредственно и через инвертор 23 к первому входу логического элемента И 24, выход компаратора

16подключен к третьему входу элемента И 20 непосредственно и через инвертор 25 к первому входу логического элемента И 26, выход компаратора

17подключен к второму входу элемента И 22 непосредственно и через инвертор 27 к второму входу элемента

И 24, выход компаратора 18 подключен к третьему входу элемента И 22 непосредственно и через инвертор 28 к второму входу элемента И 26, вы816422

ход компаратора 19 подключен к третьему входу элемента И 24 непосредственно и через инвертор 29 к третьему входу элемента И 26. Выходы элементов И 20, 22, 24 и 26 подключены соответственно к входам логического элемента ИЛИ 30, выход которого подключен к входу выходного бло10 ка 31.

Устройство работает следующим образом.

На входы формирователя 1 сравниваемых величин подаются ортогональ15 ные составляющие фазных токов и напряжений фаз А, В, С и тока нулевой последовательности 1. Из активных i и Ug и реактивных i и U составляющих входных токов и напряже2Q кий на первом, втором, третьем и четвертом выходах формирователя 1 сравниваемых величин формируются соответственно следующие активные составляющие компенсированных фазных

25 напряжений и тока нулевой последовательности:

и лэ UAS - + 1 ios) - 30 + х/1дя -I- kioB) ;

и

BS

Uea- Ry (i« + k -IBS

- X(LBR -b );

сэ Ucs - RX (ics + k i) + + + ki,);

- -3- A5 + ies + ics),

где Ry и X - активная и реактивная составляющие сопротивления уставки,

а на пятом, шестом, седьмом и восьмом выходах формирователя 1 сравниваемых величин формируются соответственно следующие реактивные составляющие компенсированных фазных напря- жений и тока нулевой последовательности:

UU UAR - RY (AR ki,) - - ч (J-RS + kiog);

I

UBR UB«- RY (isH ) - - XY (ies + kio5);

сц и,,- R(i,, -ь kio« - XY (ire kios);

Изобретение относится к электроэнергетике, к разделу релейная зашита и авто1 атика э)ергосистем„ Цель изобретения - повышение б.1стродей- ствия. Достигается цель цутем выделения формирователем срав)шваемых величин 1, подключаемым к защищаемой линии и выполненный в виде формирователя ортогональных составляющих, компенсированных фазных напряжетшй и тока нулевой последовательности активных и реактириых состарляющих. Перемножая сформированные величины множительными блоками 2-13, сравнивают полученные величи})ы компараторами 14-19. Элемент ИЛИ 30 формирует сигнал контролируемых параметров сопротивления при выходе их за допустимые пределы. Это позволяет исключить необходш-юсть запоминать значения сравниваемых величин и иовы- сить быстродействие. 3 ил. (Л

-1

OR

- -3- (IAR - Чк

CR.

К каждому из двенадцати множительных блоков 2-13 подводится одна из активных составляющих сравниваемых величин и одна из реактивных составляющих сравниваемых величин.

Каждый из компараторов 14-19 сравнивает значения величин, подводимых к его двум входам. На выходе каждог го из компараторов формируется СИ1- нал X 1, если величина, подводимая к первому входу, больше величины, подводимой к второму входу. При этом на выходах компараторов 14-19 формируются соответственно сигналы

Логические сигналы X,, Х, Х,, Х, Xj, Х, подводятся непосредственно или через инверторы 21, 23, 27, 25, 28 и 29 к логическим элементам И 20, 22, 24 и 26.

При этом на выходе логического элемента И 20 появляется сигнал Y, , если одновременно на его входах появляются сигналы X,, Хг и Х,. Условия появления сигнала Y, можно записать в виде

Y, Х,Х,Х 1.

(7)

Аналогично на выходах логических элементов И 20, 22, 24 и 26 появляются соответственно логические сиг- н алы Y 2, Y э но выполняются условия

Y, если соответственX, - 1;

Сигналы Y,, Y, У,, Y4 с выходов элементов И 20, 22, 24 и 26 через элемент ИЛИ 30 подводятся к выходному органу 31. При этом на выходе устройства появляется сигнал (устройство срабатывает), если появляется 1 на выходе хотя бы одного из элементов И 20, 22, 24 или 26. Используя выражения (7) - (9), условие срабатывания приведено к виду

Х, 4- Х,Х4Х5 - + + Х,хДб 1 Обозначим arg UA 4 ; arg UB ;

(11)

arg Uc q-c ; arg(-Io) tf

(12)

0 )

где arg - аргумент комплексного числа. Очевидно, что

Sincf, U,R/U

А

sinq 6 If- ;

Sinq-c f--;

-{-- o

Со5Ц д Uft5/Uft

(13)

45

COS.. . H|.-;

(14)

ГПЧСР .. (os ч с у I

50

Cosq. if-.

где Uft, Ue,

55

I амплитудные значения (модули) соответствующих синусоидальных величин.

51381642

из (13) и (14) активлп в ш

ные и реактивные составляющие компенсированных напряжений U и Ug АЧ

U;, Sinq,; UBR Ue UB SinCfg;

UA Ufl CosCf ; Ug Ug- Cosq g

и подставляя полученные значения в ( 1), получаем

Sin (Cfe - Cffl . ) О (15) Неравенство (15) выполняется,если

О i срд - Cfp 180° или, с учетом выражений (12), если О arg (Ug/u|,) 180° (16)

Выражая из (13) и (14) активные и реактивные составляющие сравниваемых чоличи и подставляя их в выражения (2) - (6), получаем после пре обр аз OF а пни

arg (Ис/Чд)

180

arj. (U./Ug)

О

arg (-LO/I;,,) 180°; 180°;

arg (-.,,./Ь-я) 180°; arg (-Т,/и;.) 180

(17) (18) (19) (20) (21)

Таким образом, на выходе компаратора 14-19 появляется сигнал X, если соответственно, выполняется неравенство (16) - (21).

Граничная линия неравенства (16) в комплексной плоскости сопротивления петли к.з. представляет собой окружность, проходящую через особые точки плоскости ZM и Pg, в которых обращаются в нуль компенсированные напряжения и Ug (фиг.2а). При отсутствии качаний (нагрузки) особые точки делят окружность на две дуги, одна из которых равна 120 и другая 240°. Наличию сигнала X, 1 на выходе компаратора 14 соответствует область внутри окружности (показано штриховкой).

Граничной линией неравенства (17) является окружность, проходящая через особые точки 7.и и Р (фиг.26). На

0

с

0

5

0

5

0

5

5

0

на выходе ком6

личию сигнала Х 1 паратора 15 соответствует область вне окружности (фиг.2б, показано штриховкой).

Граничной линией неравенства (18) является прямая, которая в случае равенства углов полных сопротивлений всех элементов защищаемой сети проходит через точку Zy параллельно действительной оси (фиг.2в). Наличию сигнала Xj 1 на выходе компаратора 16 соответствует область над прямой (показано штриховкой).

Граничной линией неравенства (19) является окружность, показанная на фиг.2г, граничной линией неравенства (20) - прямая, показанная на фиг.2д, граничной линией неравенства (21) - прямая, показанная на фиг.2е. Области, соответствующие наличию сигналов Х, Xj и Xg на вькоде компараторов 17-19 соответственно показаны штриховкой на фиг.2г, д и е.

В соответствии с (7) наличию сиг нала Yy на выходе логического элемента И 20 соответствует область, представляющая собой общую часть областей, соответствующих наличию сигналов X,, Х и Х,,. Эта область, обозначенная Y, па фиг.З, представляет собой общую часть областей, заштрихованных на фиг.2а, бив.

В соответствии с (8) область Yj (фиг.З), соответствующая наличию сигналов Х и Х, и отсутствию сигнала X,, представляет собой общую часть заштрихованных областей на фиг,2г иди незаштрихованной области на фиг.2а.

Область Y, в соответствии с (9) представляет собой общую часть заштрихованной области на фиг.2е и не- защтрихованных областей на фиг.26 и г. Область Y в соответствии с (10) представляет собой общую часть неза- штрихованных областей на фиг.2в,дие.

В соответствии с (11) область срабатывания устройства представляет собой сумму областей Y, , Y2, Y,, Y, (фиг.З).

Время действия предлагаемого устройства складывается из времени формирования сравниваемых величин и времени, необходимого для выполнения умножения сравнения и логических операций. Поэтому время действия предлагаемого устройства меньше, чем время действия известного устройства.

на величину интервала времени между выборками мгновенных значений, которая при частоте 50 Гц составляет 0,005 с.

Высокое быстродействие устройства позволяет ускорить отключение поврежденного участка и повысить устойчивость энергосистем и надежность - электроснабжения потребителей.

Формула изобретения

Многофазный измерительный орган для дистанционной защиты линий элек- тропередач от несимметричных корот них замыканий на землю, содержащий формирователь сравниваемых величин, подключенный к защищаемой линии,двенадцать множительных блоков, шесть компараторов, шесть логических элементов НЕ, четыре логических элемента И, логический элемент ИЛИ и выходной орган, причем выходы первого и четвертого множительных бло- ков подключены соответственно к первому и второму входам первого компаратора, выходы второго и седьмого множительных блоков подключены к первому и второму входам второго компаратора, выходы третьего и десятого множительных блоков подключены к первому и второму входам третьего компаратора, выходы пятого и восьмого множительных блоков подключены к первому и второму входам четвер- того компаратора, выходы шестого и одиннадцатого множительных блоков - к первому и второму входам пятого компаратора, выходы девятого и двенадцатого множительных блоков - к первому и второму входам шестого компаратора, причем выходы первого, второго и третьего компараторов подключены соответственно к входам пер7,

него логического элемента И, выход первого компаратора через логический

,

,. 5 5

5

0

элемент НЬ, а также выходы 1(етиерто- го и пятого компараторов непосредственно подключены к соответствующим входам второго логичегкого элемента И, выходы второго и четвертого компараторов через соответствующие инверторы, а выход шестого компаратора непосредственно подключены к соответствующим входам четвертого логического элемента И, выходы третьего, пятого и шестого компараторов через соответствующие логические элементы НЕ подключены к соответствую- uuiM входам четвертого логического элемента И, причем выходы логических элементов И через логический элемент ИЛИ подключены к выходному органу, отличающийс я тем, что, с целью повышения быстродействия, формирователь сравниваемых величин выполнен в виде формирователя ортогональных составляющих компенсированных фазных напряжений и тока нулевой последовательности и снабжен дополнительно четырьмя выходами, причем первый выход формирователя сравниваемых величин подключен к первым входам первого, второго и третьего множительных блоков, второй выход - к первым входам четвертого, пятого и шестого множительных блоков, третий выход - к первым входам седьмого, ВОСР.МОГО и девятого множительных блоков, четвертый выход - к первым входам десятого, одиннадцатог о и двенадцатого множительных блоков, пятый выход - к вторым входам четвертого, седьмого и десятого множительных блоков, шестой выход - к вторым входам первого, восьмого и одиннадцатого множительных блоков, седьмой выход - к вторым входам второго, пятого и двенадцатого множительных блоков и восьмой выход - к вторым входам третьего, шестого и девятого множительных блоков .

JA

J(e

Фиг. 2

фиг.З