Устройство для адаптивного скользящего сглаживания Советский патент 1988 года по МПК G06F17/17 

СО 00

-vj

о

1

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов, например, для уменьшения уровня шума в изображении.

Цель изобретения - повышение точности устройства.

На фиг. 1 показана блок-схема предлагаемого устройства; на фиг.2 - структурная схема линейного цифрового фильтра; на фиг. 3 - структурная схема селектора минимума.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, элемент 2 задержки, блок 3 вычисления среднего значения квадратов, блок 4 вычисления квадрата среднего значения, линейный цифровой фильтр 5 (с постоянньми коэффициентами), блок 6 извлечения квадратного корня, делитель 7, квадратор 8, вычитатель 9, элемент 10 задержки, блоки 11 и 12 элементов задержки, блок 13 выделения минимума, сумматор 14, вычитатель 15, мультиплексор 16, тактовый вход 17, распределитель t8 импульсов

Линейный цифровой фильтр .(с постоянньми коэффициентами) содержит (п-1) элементов 19 задержки на от.- счет, (п-1)/2 вычитателей 20, (п - - 1)/2 блоков 21 постоянной памяти (ПЗУ) и сумматор 22,

Блок 13 содержит три компаратора 23 и ПЗУ 24.

Устройство реализует метод адаптивного кусочно-линейного сглаживания сигнала f (t) по трем возможным отрезкам длиной С каждый. Для текущей точки дискретизации t- центральная точка .первого отрезка совпадает с t , центральная точка второго отрезка - с точкой tj - /2у а центр, третьего отрезка находится в точке t;+ o/2. Для каждой точки t; по методу наименьших квадратов вычисляются значения параметров w и v , где k 1, 2, 3, прямых линий в пределах каждого из определенных трех отрезков длиной сГ . Затем вычисляются погрешности (дисперсии) линейной аппроксимации вида f(t) каждого из трех отрезков, и сглаживание в точке t проводится по тому отрезку, для которого погрешность минимальна. Для первого отрезка результат сглажива«

для

ния g(t) в точке t; g(ti ) 4 второго отрезка g(t;) и для

0

третьего отрезка g(t|) - w,t + v, где 1 (n-1)/2, an- количество точек дискретизации на отрезок сглаживания длиной Z (п - нечетное).

Устройство работает следующим образом.

Отсчеты (выборки) входного сигнала с выхода АЦП 1 последовательно в соответствии с частотой распределителя 18 поступают на вход первого элемента 2 задержки. Последний осуществляет задержку, на п отсчетов, т.е. если на выходе АЦП 1 в заданном такте присутствует код отсчета f, то на выходе элемента 2 задержки в этом же такте присутствует двоичный код отсчета f,. В каждом такте работы устройства блок 4 рекурсивно вычисляет квадрат локального среднего значения а для п отсчетов на основе рекуррентного соотношения

1

0

а;

5

N-I

.f, n

fi-n. (1)

Посредством блока 3 в каждом такте работы устройства рекурсивно вы- числяется локальное среднее значение Ь; квадратов п отсчетов,сигнала по

30 рекуррентному соотношению

1 12 Ь. b,.,..if; -If;.

(2)

5

0

5

Структурные схемы блоков 3 и 4 приведены, например, в (2). Линейный цифровой фильтр 5 в каждом такте устройства вычисляет значение следую щей величины:

с; ZLk.f;-l+k. (3)

Блоки 3 и 4 и цифровой фильтр 5 работают в параллельно-конвейерном режиме. Для этого в состав вычитателей 20 и сумматора 221 входят регистры-фиксаторы промежуточных результа- тов этапов конвейерных вычислений. Сумматор 22 в цифровом фильтре состоит . (групп двухвходовых сумматоров для параллельно-конвейерного вычисления суммь 1 чисел). При этом общее количество двухвходовых комбинационных сумматоров с регистрами-фиксаторами равно 1 и все они работают параллельно. Блоки ПЗУ 21 запрограммированы таким образом, что в каждом такте работУ устройства k-e ПЗУ 21 таблично реализует произведение разности двух отсчетов сигнала с выхода k-ro вычитателя 20 на пос0

31387017

коэффициент, равный k. Для я значения коэффициента w, ,

э м по то ня ни ап

Wj и Wj-.B уравнении прямой линии для соответствующего отрезка сглаживания реализуется деление выходного значения фильтра 5 на соответствующий постоянный коэффициент. Для вычисления значения результата сглаживания g; по второму или третьему отрезку коэффициент w умножается на 1, а. коэффициент w - на -1.Эти вы исления реализуются в делителе 7 путем выполнения одной операции деления выходного значения фильтра 5 на (1 + + 1) (2 + 1)/3.

Делитель.7 может быть реализован в виде ПЗУ, на адресный вход которого поступает двоичный код значения cj , вычисленного по формуле (3). Второй элемент 10 задержки предназначен для временного запоминания значений 3 с; /(1+1) (21 + 1) , а в первом блоке 11 элементов задержки временно хранятся (п - 1) последовательных локальных средних значений а;, т.е. значения коэффициентов v, , уравнения прямой линии- на выходе блока 6 и на первом и втором выходах блока 11. Первый блок 11 элементов задержки состоит из (п-1) последовательно соединенных элементов задержки на один отсчет, причем его первый выход Является выходом элемента за - держки с номером 1 (ri-1)/2, а второй выход - выходом (п-1)-го элемента задержки.

Таким образом, в кажд,ом такте работы устройства на выходе сумматора J4 присутствует двоичный код значения g; W2l+Vj, на первом выходе блока 11 элементов задержки.- код числа ,, а на выходе второго вычитате- ля 15 - код числа g, .

На выходе первого вычитателя присутствует код погрешности d; локальной линейной аппроксимации входного сигнала, которая вычисляется по формуле

b-;-a%cVr (4)

где (И-1)(21+1)/3.

Вычисление последнего члена в формуле (4) реализуется таблично посредством квадратора 8, в качестве которого используется блок ПЗУ. ПЗУ программируется таким образом, что оно реализует операцию возведения в квадрат и деления на постоянный коd

0

5

0

5

0

5

0

5

0

5

эффициент г. Во втором блоке 12 элементов задержки, состоящем из (п-1) последовательно соединенных элементов задержки на отсчет, временно хранятся (п-1) последовательных значений погрешностей локальной линейной аппроксимации.

Таким образом, на выходе первого вычитателя 9, первом и втором выходах блока 12 в каждом такте работы устройства присутствуют коды значений погрешности линейной аппроксимации для трех возможных отрезков сглаживания. Эти значения параллельно поступают на три соответствующие вхо- ды блока 13 выделения минимума. Последний предназначен для вычисления кода номера минимального числа из трех входных чисел, т.е. в данном случае для вычисления номера минимальной погрешности. Компараторы 23 осуп1ествляют попарное сравнение кодов трех входных чисел. Результаты сравнения поступают на первые три разряда адресного входа ПЗУ 24, а четвертый разряд адресного входа ПЗУ 24 подключен к управляющему входу селектора минимума. ПЗУ 24 запрограм- ,мировано таким образом, что на его двухразрядном информационном выходе появляется код номера минимального числа из трех чисел на входе селектора минимума в случае, когда четвер- таш разряд адресного входа ПЗУ 24 имеет значение О, т.е. на управляющем входе блока 13 присутствует сигнал 1. Когда на управляющем входе блока 13 присутствует сигнал 1 то на информационном выходе ПЗУ 24 код второго числа независимо от результатов попарного сравнения трех входных чисел.

Триггер управления предназначен для задания режима работы устройства. Когда триггер находится в нулевом состоянии, то предлагаемое устройство осуществляет адаптивное скользящее сглаживание входного сигнала. Тогда на управляющий вход мультиплексора 16 поступает в каждом такте работы устройства двухразрядный код номера минимальной погрешности линейной аппроксимации. В случае, когда триггер находится в единичном состоянии, то данное устройство осуществляет обычное (неадаптивное) скользящее усреднение входного сигнала. Тогда во всех тактах работы

51387017

мультиплексор 16 коммутиод устройства свой второй первьй выход первого блонтов задержки. Ъ этом слуде устройства локальное

пе вы пл кл му то вы го ка кл те ка п и н .т

среднее значение а, по п отсчетам 1 входного сигнала.

Формула изобр а те н и я ю Устройство для адаптивного скольго-цифровой преобразователь, элемент задержки распределитель, импульсов, блок вьщеления минимума, мультиплексор, два блока задержки, блок извлечения квадратного корня, вычитатель, блок вычисления среднего значения квадратов, блок вычисления квадрата

среднего значения, вход аналого-цифрового преобразователя является входом устройства, выход аналого-цифрового преобразователя соединен с первыми входами блоков вычисления среднего значения квадратов и .квадрата среднего значения, вторые входы которых соединены с выходом первого

элемента задержки, вход которого соединен с выходом аналого-цифрового преобразователя, тактовый рход которого подключен к первому, входу распределителя импульсов, второй выход которого соединен с тактовыми входами блоков вычисления квадратов среднего значения и среднего значения квадратов и цифрового фильтра, выход блока вычисления среднего значения квадратов подключен к входу уменьшаемого первого вычитателя, вход первого вычитаемого которого соединен с выходом блока вычисления квадрата среднего значения и соединен с входом блока извлечения квадратного корня, выход которого подключен к входу первого блока элементов задержки.

j

0

5

0

5

0

5

первый выход которого соединен с. первым информационным входом мульти плексора, адресный вход которого подключен к выходу блока вьщеления минимума, первый информационный вход которого соединен с выходом первого вычитателя и соединен с входом второго блока задержки, тактовый вход блока извлечения квадратного корня под- ключен к третьему выходу распределителя импульсов, четвертый выход которого соединен с тактовым входом блока вьщеления импульса, первый и второй выходы второго блока задержки подключены соответственно к второму и третьему информационным входам блока вьщеления , о т л и - нающенся тем, что, с целью повьшения точности, в него введень цифровой фильтр, квадратор, дели- .тель, элемент задержки, второй вы- читатель, сумматор, выход аналого- цифрового преобразователя соединен с входом цифрового фильтра, выход которого подключен к входу делителя и квадратора, выход которого соединен с входом второго вычитаемого первого вычитателя, делителя подключен к первому входу сумматора и через второй элемент задержки - к первому входу второго вычитателя, второй вход которого соединен с вто- рьм выходом второго блока задержки, выход блока извлечения квадратного корня подключен к второму входу сумматора, выход которого соединен с вторым информационным входом мультиплексора, третий информационный вход которого подключен к выходу второго вычитателя, четвертый выход распределителя импульсов соединен с тактовыми входами квадратора и делителя, тактовый вход сумматора и второго вычитателя подключен к пятому выхо-, ду распределителя импульсов.

Устройство относится к области вычислительной техники и может быть использовано в системах цифровой обработки сигналов, например, для уменьшения уровня шума в сигнале изображения. Цель изобретения - повьшение точности. Устройство содержит аналого-цифровой преобразователь, элемен-, ты задержки, блок вычисления среднего значения квадратов, блок вычисления квадрата среднего значения, линейный цифровой фильтр, блок извлечения квадратного корня, делитель,квадратор, первый и второй вычитатели, сумматор, селектор минимума, мультиплексор, триггер управления, генератор тактовых импульсов. Устройство реализует алгоритм линейного сглаживания по одному из трех отрезков, для которого погрешность линейной аппроксимации минимальна, 3 ил. (О (Л

фиг. Г