Регенератор цифрового сигнала Советский патент 1988 года по МПК H04L7/02 

ее 00 IND

о

00

Изобретение относится к импульсной технике и может найти применение в регенераторах цифрового сигнала многоканальных систем передачи с импульсно-кодовой или дельта-модуляцией в кабельных электроприводных, волоконно-оптических или радиорелейных направляющих трактах.

Цель изобретения - повышение помехоустойчивости за счет исключения смещения фазы синхронизирующих импульсов и попадания помех в кольцо фазовой автоподстройки частоты при бестоковых посылках.

На фиг. 1 изображена структурно-электрическая схема регенератора; на фиг. 2 - эпюры напряжения, поясняющие работу регенератора.

Регенератор содержит тракт 1 регенерации цифрового сигнала, который содержит усилитель-корректор 2 с цепью автоматической регулировки усиления в обратной связи, первый блок 3 совпадения и формирователь 4 выходного сигнала, а также блок 5 синхронизации, который содержит триггер 6, аналоговую линию 7 задержки, ключи 8 и 9, ячейки 10 и 11 памяти, вычитающий блок 12, усреднитель 13, управляемый генератор 14, формирователь 15 коротких импульсов, второй 16 и третий 17 блоки совпадения.

Регенератор цифрового сигнала работает следующим образом.

Искаженный линией связи и помехами цифровой сигнал поступает на вход тракта 1 регенерации цифрового сигнала, где усиливается и корректируется в усилителе- корректоре 2 с автоматической регулировкой усиления в обратной связи (фиг. 2а). Этот сигнал далее поступает на вход первого блока 3 совпадения тракта 1 регенерации цифрового сигнала, вход аналоговой линии 7 задержки и информационный вход триггера 6 блока 5 синхронизации. С выхода блока 5 синхронизации узкими строби- рующими импульсами (фиг. 26) производится однократный отсчет сигнала в тракте 1 регенерации цифрового сигнала первым блоком 3 совпадения и, кроме того, происходит установка триггера 6 в состояние, соответствующее значению принимаемого импульса (1 или 0) цифрового сигнала. Выходное состояние триггера 6 в виде импульсов (фиг. 2в) подается на вторые входы второго 16 и третьего 17 блоков совпадения. Этим самым устанавливается разрешение (триггер 6 - Б единичном состоянии) или запрет (триггер 6 в нулевом состоянии) на замыкание ключей 8 и 9 перемножителя системы фазовой автоподстройки частоты блока 5 синхронизации.

Эпюры импульсов, поступающих с выходов второго 16 и третьего 17 блоков совпадения, показаны на фиг. 2г, д.

На вход ключевого перемножителя (ключи 8 и 9) системы фазовой автоподстройки частоты блока 5 синхронизации входной сигнал поступает через аналоговую

линию 7 задержки. Величина задержки составляет половину периода Т тактовой частоты. Эпюры импульсов, поступающих на входы ключей 8 и 9, показаны на фиг. 2е. Опорные меандры, показанные на эпюрах фиг. 2ж, 3, производят «разрезание задержанных импульсов только при единичном состоянии триггера 6, а в периоды следования бестоковых посылок ключи 8 и 9 системы фазовой автоподстройки частоты не замы0 каются (фиг. 2и-к). Таким образом, при отсутствии токовых посылок в случайном цифровом сигнале открывание ключей 8 и 9 не происходит и в ячейках 10 и 11 памяти сохраняется предыдущее состояние

с электрического заряда, полученного в результате «разрезанных половинок импульсов последней токовой посылки (фиг. 2л).

Напряжения с выходов ячеек 10 и 11 памяти сравниваются в вычитающем блоке 12,

0 входы которого имеют очень большое характеристическое сопротивление, поэтому заряд конденсаторов ячеек 10 и 11 памяти за время следования бестоковых посылок фактически не изменяется, за счет чего на выходе

усреднителя 13 поддерживается требуемое управляющее напряжение, соответствующее разности фаз между границами посылок принимаемого цифрового сигнала и тактами опорного генератора блока 5 синхронизации. Кроме того, во время бестоковых посыQ лок в ячейки 10 и 11 памяти не проникают помехи с выхода усилителя-корректора с цепью автоматической регулировки усиления в обратной связи.

Все сказанное служит повышению помехоустойчивости регенератора цифрового сиг5 нала, как за счет исключения произвольного смещения фазы импульсов, формируемых блоком 5 синхронизации в промежутках следования бестоковых посылок, так и за счет исключения попадания помех в кольцо фазовой автоподстройки частоты также при бес0 токовых посылках в цифровом сигнале.

Формула изобретения

Регенератор цифрового сигнала, содер- г жащий последовательно соединенные усилитель-корректор с цепью автоматической регулировки усиления в обратной связи, первый блок совпадения и формирователь выходного сигнала, а также два ключа, выход каждого из которых подключен через соответствую- 0 щую ячейку памяти к входу вычитающего блока, выход которого подключен к входу последовательно соединенных усреднителя, управляемого генератора и формирователя коротких импульсов, выход которого подключен к второму входу первого блока совпа- 5 дения, отличающийся тем, что, с целью повышения помехоустойчивости за счет исключения смещения фазы синхронизирующих импульсов и попадания помех в кольцо фазовой автоподстройки частоты ири бестоковых посылках, введены триггер, аналоговая линия задержки, второй и третий блоки совпадения, причем первый и второй выходы управляемого генератора через второй и третий блоки совпадения подключены к управляющим входам ключей, выход усилителя-корректора с цепью автоматической регулировки усиления в обратной связи подключен к информационному входу триггера и входу аналоговой линии задержки, выход которой подключен к сигнальным входам ключей. вторые входы второго и третьего блоко 5 совпадения соединены с выходом триггера, тактовый вход которого соединен с выходом формирователя коротких импульсов.

Изобретение относится к импульсной технике. Цель изобретения - повышение помехоустойчивости. Регенератор содержит тракт 1 регенерации цифрового сигнала, состоящий из усилителя-корректора 2 с цепью автоматический регулировки усиления в обратной связи, блока 3 совпадения и формирователя 4 выходного сигнала, а также блок 5 синхронизации, состоящий из триггера 6, аналоговой линии 7 задержки, ключей 8 и 9, ячеек 10 и 11 памяти, вычитающего блока 12, усреднителя 13, управляемого г-ра 14, формирователя 15 коротких импульсов и блоков 16 и 17 совпадения. Цель достигается за счет исключения смещения фазы синхронизирующих импульсов и попадания помех в кольцо фазовой автоподстройки частоты при бестоковых посылках. 2 ил.

и

н

./L/L-л

/X

,

А

-А

Фигл