Регенератор цифрового сигнала Советский патент 1985 года по МПК H03K5/00 

И (fTCiiHc oTHotnitH к гохннке перс длчн цифровых (ЛЧ1 к()1тних) сигналоЬ по липни СВЯ.1И и можсг быть н1-пальзовано в качестве окош-чния и промежуточных регенерап ров линейного сигнала многоканаль ных систем высокочастотиой передачи с импульсно-коловой, илн дельта-модуляцией.

Целью нзобретеиия является повышение помехоустойчив(х:ти регенератора цифрового сигнала за счет повышения тоности выделеиия тактовых импульсов путем устранения изменечия состояния аналогов9Й памяти интегрирующей цепи, если в линейном цифровом сигнале возникает большое колнчество пробелов (при этом постоя{1ная времени интегрирующей цепи системы синхронизацин ие изменяется).

На фиг. 1 показана функциональная схема регенератора; иа фиг. 2 - временные диаграммы работы на эпюрах напряжений.

Регенератор цифровосо сигнала состоит из усилителя-Корректора I с цепью 2 автоматической регулировки усиления (АРУ) обратной связи формирователя 3 порогового напряжения, соединенного через первый аналоговый ключ 4 с выходом усилителя-корректора I, элемента 5 совпадения, формирователя 6 выходного сигнала, усрсдннтеля 7 порога и блока 8 тактовой синхронизации, причем усиЛнтель-корректор L с цепью 2 АРУ, формирователь 3 порогового напряжения с пе))вым аналоговым кл|рчом 4 и усреднитель 7 порога, элемент 5 совпадения и формирователь 6 выходного сигйа 1а обра.1уют канал регенерации цифрового сигнала, блок 8 тактовой сннхронизацин содержит инвертирующий усилитель-ограничителЬ 9, элемент 10 запрета, второй и третий аиялоговые ключи II н 12, первую и вторую аналоговые ячейкн 1Л н 14 памятн, вычитающий Ллок 15, интегратор 16, управляемый геиератор 17, генерятор 18, управляемый напряжением, триггериый фазовращатель 19 и формирователь 20 узких, импульсов (фиг Н- При чтом второй и третий аналоговые ключн II н 12, аналоговые ячейки 13 и 14 памяти, вычитающий блок 15, интегратор 16, управляемый генератор 1,7- включаемый управляемым напряжением, и триггерный фазовращатель 19 образуют систему фазовой автоподстройки частоты блока 8 тактовой сиихроннзаинй.

Регенератор цифрового сигнала работает следующим образом.

На вход регеиератора (фиг. I) поступают искаженные лннней связи и ломехамн импульсы цифрового сигнала, примериая форма которых после усиления и коррекции усилителя 1 показана иа эпюре 21 (фиг. 2). Лииия внутри заштриховаииой области на том графике приблизительно соответствует среднему мгновенному значению сигнала. После усиления и ограничения инвертирующим усилителем-ограиичи

телем . (фнг 1) форма сигнала пряоЛре тает вид, 11ока.1амный fa эпюре 22 (фиг 2| Фронты вы.чодиых импульсов ограничителя 9 могут находиться в любой точке зацггри хованных областей эпюры 22. Отрицатель ные импульсы 22 через элемент 10 запрета поступают на первые входы второго 11 и третьего 12 аналоговых ключей. Если опорные импульсы 23 н 24 (фиг. 2), поступающие с прямого и инверсного выходов триггерного фазовращателя 19 (фиг. 1) на вторые входы аиалоговых ключей И и 12. pacntxnoжены отиосительио импульсов 22 (т. е. фронты 23 и 24 совпадают с центрами отрицательных импульсов. 22),.. то при налнчии каждого информационного импульса 22 иа выходах аналоговых ключей II и 12 формируют одинаковые в средаем (т г л смысле математического ожидания) по пло щади пары импульсов 25 и 26, & иитгрвллы времени, когда я цифровом иаформаиион ном сигнале имеют место пробелы, т г отрнцательные импульсы 22 на выходе ограннчнтеля 9 отсутствукп, через лемент 10 запрета, иа первые «ходы аналоговых к.1ючей II и 12 поступают импульсы 27 с квадратурного Выхода триггерного фазоврашателя 19, подмену информационных импульсов в потоке 28 (фнг. 2), следуY щих с выхода элемента 10 запрета на первые входы аналоговых ключей 11 и 12 Таким образом, в Импулы1ном потоке 2.8 (фиг 2) а следовательно и в последом тел ьиоетях 25 и 26 р выходов аивлоговых ключей 11 и 12 (фиг. I), пробелы, :ooтвetcтвyюш e ну лям в цифровом сигнал, отсутствуют Если пло,иади импульсов 25 26. полученных и.з информационного сигнала в среднем олнилковы, то в ннтегрирующую цепь 16 чсре) вычитающий блок 15 в средием псктупаот нулевой ток и с ктоянне аналоговой памм ти интегрирующей цепи 16 ие изменя«-гсн Не изменяется поэтому и частота слс.яова ния импульсов, генерируемых управляемым генератором 17 При большом количестве нулей в цифровом сигнале на каждом такте в ннтегратор 16 через вычитающий блок I.S поступают импульсы 25 н 26, сформирован иые из импульсов 27 (фиг. 2), плошади- ко торых одинаковы, и состояние аналоговой памяти интегратора 16 также ие изменяется Частота н фазы колебаний на аыхоле уп равляемого генератора 17 в этом также не изменяются

Пусть по каким-то прнчииам пронзой лет смешение фазы информациоииых импульсов 22 относительно опорных импульсов 23 и 24. например, в сторону опережения (на фиг. 2 - влево), тогда импульсы 25. сфор мнрован«ые из информациоиных, станут s среднем шире импульсов 26. которые также сформированы н: информационных 22 Прс обладающий, например, положительный пж с выхода вычитаюШего йлока 15 (фиг . i

и мемнт состояние аналоговой памяти интегратора 16 так. чтобы с изменением частоты управляемого генератора 17 произошло смещение фазы опорных импульсов 23 и 24 в сторону опережения до тех пор. пока )нты импульсов 23 и 24 не станут совпадать с центрами информационных импуль сов 22 (фиг 2)

При эапа:1лывании информационных им пульсов 22 относительно опорных 23 и 27 начииает преобладать, например, отрнца тельный ток на выходе вычитающегЬ блока 1.5 (фиг. 1). состоянне памяти нитегратора 1( нэменяется в другую сторону, что принолнт к сиижению частоты и сдвигу фазы упрл&ляемого генератора 17 в сторону зямазлывания Таким образом, система авто гголстройки. состоящая нз аналоговых ключей II и 12. ячеек. 13 и М памятн, вычитающего блока 15, нитегратора 16, управ лнемого генератора -17, включающего гене ,гор 18. управляемый напряжением, н грнггерныА фазовращатель 19, непрерывно следит за средним смешением фазы инфо(мнционных импульсов и выставляет фронты опорных импульсов так, чтобы они совлада ли с серединой приходящих ннформацнонных импульсов

Положительный фронт импульсов 24 , или отрицательный фронтнмпу.льсов 23 посредством элемента 20 мспольэуется для формирования узких нмпульсо 29, предназначенных для олробовання информационных импульсов 21 в злементе 5 совпадения. т. е. для регенерации цнфрового сигнала. Для работы системы фазовой автоподстройкн блока в синхронизации регенерации используется полная площадь каждого из ннформационны) нмпульсов 22 « именно, упрввляющее напряжение на выходе

o тегратора 16 образуется из разности двух проинтегрированных токов, т. е. из полной энергнн каждой пары импульсов 25 и 26. Использование полной энергии каждого нэ ннформацнонных ,нмпульсо для выделения тактовой частоты помехоусSтойчивость системы синхронизации.

При наличии ба1ьшого числа нулей в информационном сигнале произвильиого смещения фазы тактовых-Ч1мпульсов 23 и

0

24не происходит. В том случае (т. е. при отсутствии единиц.; в сигнале 21) нмпульсы

25и 26 формируются аналоговыми ключами II и 12 нз импульсов 27, по-1учвемых с квадратурного выхода триггерного фазовращателя 19 (фиг. I) через элемент 10 запрета. Происходит полная поямена ннформацнонных импульсов и аналоговая память ннтегрнрующеА Цепи 16 своего состояния не изменяет.

РЕГЕНЕРАТОР ЦИФРОВОГО СИГНАЛА. содерокаши усилитель-корректор, вход каюрого соединеи с входом регенератора, с цепью.автоматической pery;tH; ровки усиления в обратиой связи, последовательно содинеиные первый аналоговый ключ, формирователь порога и усреднитель порога, выход которого подкл.ючен к второму входу цепи автоматической регулировки усиления, элемент совпадгния. причем первый его вход и сигнальный пхол первого аналогового колюча соелмнены с выходом усилнтеля-корректор.1. и формирователь выходногосигнала, вход которого fof-. дииен с выходом элемента сонмадония и управляющим входом первого аналогового ключа, в выхоа - с вы)одом регенератора. а также блок тактовой 1:нм(

L

-CZZh- I-

-- т . « IT:

П

I I I I

29

in

пи

LJUTLTL