Генератор случайного процесса Советский патент 1988 года по МПК G06F7/58 

6blj(off

00 00 00 00

ел

00

Изобретение относится к цифровой вычислительной технике, предназначено для формирования потока импульсов произвольной форМ1э1 со случайными параметрами и может быть использовано при построении имитационно-моделирую щей аппаратуры для решения задач оптимизации структуры систем, испытаний изделий на ударные, электрические и другие виды воздействий.

Цель изобретения - повьшение быстродействия.

На чертеже изображена структурная схема устройства.

Генератор случайного процесса содержит датчик 1 случайных чисел, блок 2 памяти, генератор 3 импульсов счетчик 4, преобразователь 5.код - :напряжение, регистр 6, элементы И 7 и 8, RS-триггеры 9 и 10, D-триггер 11, элемент ИЛИ 12, сумматор 13, накапливающий блок 1А памяти.

Генератор работает следующим обра &ом.

Цикл генерации начинается с установки нулевого состояния счетчика. 4. В результате RS-триггер 9 устанавли- ;вается в единичное состояние. Высокий потенциал с выхода RS-триггера 9. разрешает через элемент РШИ 12 генерацию случайного числа на выходе датчика 1 случайных чисел, производит считьгоание по сформированному ному адресу из первой области блока 2 памяти кода длительности периода следования на цикле устройства Т. И запись этого кода в счетчик 4, а также производит установку случайного равновероятного состояния D- триггера 11, определяя тем самым полярность N-ro импульса выходной последовательности, и устанавливает в единичное состояние RS-триггер 10. Следующий тактовый импульс, гeнep - руемый генератором 3 импульсов, проходит через элемент И 8, при этом происходит установка нулевого состоя ния RS-триггера 9., чтение кода R, записанного по нулевому адресу блока 14 памяти, запись этого кода в регистр 6. Через элемент ИЛИ 12 производится опрос датчика 1 случайных чисел. По сформированному случайному адресу oil происходит считывание кода шага р| выборки и накапливающим сумматором I3 происходит суммирование этого кода с содержимым сумматора (в данном случае нулевым кодом), фор

мируя следующий адрес блока I4 памяти. Кроме того, на первом такте N-ro цикла работы устройства происходит вычитание единицы из счетчика 4. Преобразователь 5 код - напряжение формирует на выходе устройства уровень, абсолютное значение которого пропорционально считанному по нулевому адресу блока 14 памяти коду. Полярность напряжения определяется состоянием D-триггера 11, так как это состояние, установленное на время N-ro цикла, дублируется старшим (знаковым) разрядом регистра 6 в течение времени фор-, мирования выходного импульса. По сле- ,дующему второму тактовому импульсу N-ro цикла происходит считывание из блока 14 памяти кода по случайному адресу |3, , сформированному на первом цикле, формирование в сумматоре -14 адреса следующего кода из массива чисел {к, записанного в блок 2 памяти, как сумму ft, + и уменьшение содержимого счетчика 4 на единицу. Далее последовательность операций повторяется. При этом происходит последовательное вычитание единиц из счетчика 4, увеличение содержимого накапливающего сумматора 13 на каждом такте на случайную величину и считывание по возрастающим со случайньш шагом,адресам чисел из массива fRj. На некотором К-м такте работы устройства результат суммирования- накопленной в сумматоре 13 суммы случайных чисел

0

5

0

5

/3. р,

+ ,, СО случайным числом (ц превьрает разрядную сетку сумматора. При этом сигналом переноса с выхода старшего разряда сумматора 13 происходит установка нулевого состояния триггера 10. На выходе устройства формируется напряжение, соответствующее коду R,, адрес которого определяется как В, + ... . Нулевое состояние второго RS-триггера 10 обуславливает установку нулевого состояния накапливающего сумматора 13 и регистра 6. На выходе устройства до конца формирования N-ro интервала следования выходных импульсов устанавливается нулевой уровень. Вычитание единиц из счетчика 4 происходит до тех пор, пока он не достигнет нулевого состояния, после чего процесс формирования (N+l)-ro импульса выходной случайной последовательности циклически повторяется.

31388858

Выходной импульс формируется пуаппроксимации кодов, выбираемых случайным шагом из исходного маса чисел (Rj, поэтому форма импульна выходе устройства является слуной. Амплитуда импульса на выходе ройства вследствие случайности орки членов, формирующих этот имьс, также является случайной и чиняется неравенству АйгА.,

10

А

Moikc

- значение амплитуды, соотмв ды со эл ро мл Dдыву вы пе в ну по го го эл ди им чи ди ще ко вт вх не пе ци вх вы ни

ветствующей максимальному коду R,OIKC из массива чисел fRJ.

Формула изобретения

Генератор случайного процесса, содержащий датчик случайных чисел, первый блок памяти, генератор импульсов, счетчик, преобразователь кода в напряжение, вход которого соединен с выходом регистра, отличающийся тем, что, с целью повышения быстродействия, в него введены два элемента И, два RS-триггера, D- триггер, элемент ИЛИ, накапливающий сумматор, второй блок памяти, причем, Bbixofj датчика случайных чисел соединен с адресным входом первого блока памяти, первый вход Чтение которого соединен с выходом первого RS- триггера, первым входом элемента ИЛИ с тактовым входом В-триггера,с входом разрешения занесения счетчика и S- вкодом второго RS-триггера, второй вход Чтение первого блока памяти соединен с выходом первого элемента И, с входом синхронизации накапливаю4

0

5

0

5

0

5

щего сумматора, с вторым входом элемента ИЛИ, с входом синхронизации регистра, с R-вкодом первого RS-триггера и входом управления считыванием второго блока памяти, разрядные выходы которого соединены с соответствующими входами младших разрядов регистра, вход старшего разряда которого соединен с выходом D-триггера, выход элемента ИЛИ соединен с входом Опрос датчика случайных чисел, выход младшего разряда которого соединен с Dвходом D-триггера, разрядные выходы счетчика подключены к соответствующим входам второго элемента И, выход которого соединен с S-входом первого RS-триггера, вход установки в О регистра соединен с входом обнуления накапливающего сумматора и подключен к инверсному выходу второго RS-триггера, прямой выход которого соединен с первым входом г1ервого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов и со счетным входом счетчика, R-вход второго RS-триггера соединен с выходом переноса нака пливаю- щего сумматора, информационный выход которого подключен к адресному входу второго блока памяти, суммирующий вход накапливающего сумматора соединен с первым информационным выходом первого блока памяти, второй информационный выход которого соединен с входом начальной установки счетчика, выход преобразователя кода в напряжение является выходом генератора.

Изобретение относится к области вычислительной техники и предназначено для формирования потока импульсов произвольной формы со случайными параметрами для решения задач оптимизации структуры систем. Целью изобретения является повьшение быстродействия. Поставленная цель достигается тем, что в генераторе на одном такте работы происходит формирование одного случайного числа и однократное обращение к блокам памяти. Генератор содержит датчик I случайных чисел, блоки 2 и 14 памяти, генератор 3 импульсов, счетчик 4, преобразователь 5 код - напряжение, регистр 6, элементы И 7, 8, RS-триггеры 9, 10, D- триггер II, элемент ИЛИ 12, сумматор 13. 1 ил. с