Устройство для измерения температуры Советский патент 1988 года по МПК G01K7/02 

оо

со

о

СП

сл

Изобретение относится к области температурных измерений с помощью термоэлектрических преобразователей и может найти применение при высокоточных измерениях температуры в различных областях промьшшенности.

Целью изобретения является повышение точности измерения и повышение быстродействия.

На фиг. 1 показана структурная схема устройства; на фиг. 2 - структурная схема блока коррекции погрешности от изменения температуры свободных концов; на фиг. 3 - структур- ная схема блока линеаризации; на фиг. 4 - структурная схема блока управления; на фиг. 5 - структурная схема компаратора; на фиг. 6 - структурная схема первого коммутатора; на фиг. 7 - схема алгоритма работы устройства.

Устройство для измерения температуры содержит термоэлектрический преобразователь (ТЭП) 1, снабженный калибратором, состоящим из наконечника 2 с герметичной полостью, заполненной первым веществом с известной температурой фазового перехода 3, сумматор А, блок 5 управления (БУ), коммутатор 6, компаратор 7, блок 8 линеаризации, второй идентичный первому термозлектрический преобразователь 9, снабженный калибратором, состоящим из конструктивно объединенного с измерительным зондом наконечни- ка 10 с герметичной полостью, в которой размещен рабочий спай второго термозлектрического преобразователя 9, причем полость заполнена веществом 11 кристаллической структуры с известной температурой фазового перехода, отличной от температуры фазового перехода вещества 3, содержащегося в калибраторе первого ТЭП 1, два дифференциальных усилителя 12, 13 постоянного тока, второй коммутатор 14, два аналого-цифровых преобразователя 15, 16, четьфе регистра 17-20, три сумматора 21-23, три блок 24-26 перемножения, два блока 27 и 28 деления, термопреобразователь 29 сопротивления температуры свободных концов термоэлектрических преобразователей 1 и 9, размещенный совместно с ними в блоке 30 уравнивания темпе- ратуры, блок 31 коррекции погрешност от изменения температуры свободных концов (БКПСК) термоэлектрических

Q

j 0

5 Q 0 5

0

преобразователей 1 и 9 и блок 32 цифровой индикации (БЦИ), причем первый 1 и второй 9 термоэлектрические преобразователи соединены последовательно- встречно, их крайние одноименные концы соединены с прямым входом первого 12 и инверсным входом второго 13 и соответственно с инверсным входом первого 12 и прямым входом второго 13 дифференциальных усилителей по- стоян 1ого тока, выходы которых соединены с первым и вторым сигнальными входами первого коммутатора 6, сигнальный выход первого коммутатора 6 соединен с соответствующим входом первого аналого-цифрового преобразователя 15, средние одноименные свободные концы термоэлектрических преобразователей 1 и 9 соединены между собой и с вторым входом второго аналого-цифрового преобразователя 16, крайние одноименные свободные концы термоэлектрических преобразователей 1 и 9 соединены с первым и вторым сигнальными входами второго коммутатора 14, сигнальный выход второго коммутатора 14 соединен с первым входом второго аналого-цифрового преобразователя 16, выходы которого подключены к второй группе входов блока 31 коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей 1 и 9, первая группа входов которого соединена с выводами терморезистивного датчика 29 температуры свободных концов термоэлектрических преобразователей 1 и 9, а выход его подключен к информационным входам первого 17 и второго 18 регистров, к второй группе входов блока 8 линеаризации и к первой группе входов третьего блока 26 перемножения, выходы первого аналого-цифрового преобразователя 15 соединены с первой группой информационных входов компаратора 7, вторая группа входов которого подключена к шине данных, а выход его соединен с шиной входных сигналов блока 5 управления, причем выход готовности результата первого аналого-цифрового преобразователя 15 соединен с входом разрешения выполнения операции компаратора 7, информационные выходы первого 17 и второго 18 регистров соединены с первой группой входов первого 24 и второй группой входов второго 25 блоков перемножения соот

31

ветственно, вторая группа яходов первого 2 и первая группа входов второго 25 блоков перемножения соединены с шиной данных, а выходы их подключены к первой и второй группам входов второго сумматора 21 соответственно, информационные выходы первого 17 и второго 18 регистров сое динены с первой и второй группами входов первого сумматора 4, первая и вторая Группы входов третьего сумматора 22 соединены с шиной данных, выходы первого 4 и второго 21 сумматоров подключены к первым группам первого 27 и второго 28 блоков деле- ния соответственно, вторые группы входов которых подключены к выходу третьего сумматора 22, а выходы соответственно соединены с информационными входами третьего 19 и четвертого 20 регистров, информационные выходы которых подключены к вторым группам входов третьего блока 26 перемножения и четвертого сумматора 23 соответственно, выход третьего блока 26 перемножения подключен к первой группе входов четвертого сумматора 23, выход которого соединен с первой группой входов блока 8 линеаризации, выход которого связан с входом блока 32 цифровой индикации, причем управляющие входы всех коммутаторов 6, 14, вход запуска второго аналого-цифрового преобразователя 16, входы разрешения записи всех регистров 17-

20,входы разрешения выполнения операций всех сумматоров 4, 21, 22, 23 блоков перемножения 24-26 и деления 27, 28, а также блок 31 коррекции погрешности от изменения температуры свободных концов и блок 8 линеаризации связаны с шиной управления, выход завершения преобразования второго аналого-цифрового преобразователя 16, выходы подтверждения записи всех регистров 17-20, выходы готовности результата всех сумматоров 4,

21,22 и 23, блоков перемножения 24-26 и деления 27, 28, а также блок

31 коррекции погрешности от изменени температуры свободных концов и блок линеаризации соединены с шиной входных сигналов блока 5 управления, причем блок 31 коррекции погрешности от изменения температуры свободных кон- цов и блок 8 линеаризации связаны также с шиной данных.

Цепи питания, ручного управления и вывода информации о режимах работы

0

5

05

5

5

g е

0

5

0

154

устройства, включаюнше в себя пульт управления с органами управления, индикаторные табло Режим - измерение, Режим - калибровка, Фазопый переход Т1, Фазовьй переход 12, на структурной схеме фиг. 1 не показаны.

Блок 31 коррекции (фиг. 2) погрешности от изменения температуры свободных концов содержит преобразователь 33 сопротивления в код, первьп 34, второй 35 и третий 36 сумматоры, первый 37 и второй 38 блоки перемножения, причем вход преобразователя 33 сопротивления в код соединен с первой группой входов блока 31 коррекции погрешности от изменения температуры свободньк концов, вторая группа входов которого соединена с первой группой входов третьего сумматора 36, выходы преобразователя 33 сопротивления в код соединены с вторыми группами входов первого сумматора 34 и первого блока 37 перемножения, выходы первого сумматора подключены к первой группе входов первого блока

37перемножения, выходы которого соединены с второй группой входов второго сумматора 35, выходы последнего подключены к второй группе, входов второго блока 38 перемножения, выходы второго блока 38 перемножения соединены с второй группой входов третьего сумматора 36, причем первые группы входов первого 34, второго 35 сумматоров и второго блока 38 перемножения подключены к шине данных, выходы готовности результата преобразователя 33 сопротивления в код, первого 34, второго 35, третьего 36 сумматоров и первого 37, второго

38блоков перемножения подключены к соответствующим входам шины входных сигналов блока управления, вход разрешения преобразователя 33 сопротивления в код и входы разрешения выполнения операций первого 34, второго 35, третьего 36 сумматоров и первого 37, второго 38 блоков перемножения соединены с соответствующими выходами шины управления, а выходы третьего сумматора 36 являются выходами блока 31 коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей.

Блок 8 линеаризации (фиг. 3) содержит четыре сумматора 39-42 и три блока 43-45 перемножения, причем

первые группы входов первого сумматора 39 и первого 43, второго 44 блоков перемножения соединены с второй группой входов блока 8 линеаризации, первая группа входов четвертого сумматора 42 соединена с первой группой линеаризаи 1И, выходы первого сумматора 39 соединены с второй группой входов первого блока 43 перемножения выходы которого подключены к первой группе ВХОДОВ1 второго сумматора 40, выходы второго сумматора 40 соединены с второй группой входов второго блока 44 перемножения, выходы которого соединены с первой группой входов третьего сумматора 41, выходы третьего сумматора подключены к первой группе входов третьего блока 45 перемножения, выходы которого соединены с второй группой входов четвертого сумматора 42, причем вторые группы входов первого 39, второго 40, третьего 41 сумматоров и третьего блока 45 перемножения соединены с шиной данных выходы готовности результата всех сумматоров 39-42 и блоков 43-45 перемножения соединены с соответствующими входами шины входных сигналов блока управления, а их входы разрешения выполнения операций подключены к соответствующим выходам шины управления, причем вькоды четвертого сумматора 42 являются выходами блока 8 линеаризации.

Блок 5 управления (фиг. 4) содер- жит три двухвходовых 46-48 и четвертый 49 трехвходовой логические элементы И, первый 50 двадцатидвухвхо- довой и второй 51 двухвходовой логические элементы ИЛИ, схему 52 началь- ной установки, счетчик 53 и постоянное запоминающее устройство 54, причем входы четырех логических элементов И 46-49 и входы первого логичес кого элемента ИЛИ 50 соединены с ши- ной входных сигналов блока 5 управления, выходы всех логических элементов И 46-49 соединены с остальными входами первого логического элемента ИЛИ 50, выход которого подключен к счетному входу счетчика 53, первый вход второго логического элемента ИЛИ 51 соединен с шиной входных сигналов блока 5 управления, его второй вход подключен к выходу схе- мы 52 начальной установки, а выход соединен с входом начальной установки счетчика 53, информационные выходы которого соединены с адресными входами постоянного запоминающего устройства 54, причем выходы постоянного запоминающего устройства 54 соединены с соответствующими входами шины данных и шины управления.

Компаратор 7 (фиг. 5) содержит М N/4 четырехразрядных узлов 55 сравнения, где N - число разрядов сравниваемых кодов, причем первая группа входов компаратора объединяет первые группы входоввсех узлов 55-1,,..,55-М сравнения, вторая группа входов компаратора объединяет вторые группы входов всех узлов 55-1,.,. ...,55-м сравнения, выходы всех узлов 55-1,...,55-М сравнения подключены к входам М-входового первого логического элемента ИЛИ 56, выход которого является выходом компаратора 7, причем каждый из узлов 55-1,... ..., 55-М сравнения содержит четьфе логических элемента ИСКЛЮЧАЩЕЕ ИЛИ 57- 60,четыре логических элемента НЕ 61-64 первый 65, второй 66, третий 67, четвертый 68, пятый 69, шестой 70 трехвходовые логические элементы И, седьмой 71, восьмой 72, девятый 73, десятый 74, одиннадцатый 75, двенад- цатьй 76 двухвходовые логические элементы И, тринадцатый 77 четырехвхо- довой логический элемент И и второй четьфехвходовой логический элемент ИЛИ 78, первые выходы трех логических элементов ИСКЛЮЧАКЩЕЕ ИЛИ 57-60 соединены с первой группой входов каждого y3Jia 55-1,... ,55-М сравнения и с третьими входами первого 65, второго 66, третьего 67 и четвертого 68 логических элементов И соответственно, вторые входы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60, соединены с второй группой входов каждого узла 55-1,...,55-М сравнения, а выходы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60 подключены к вторым входам первого 65, второго 66, третьего 67, четвертого 69 логических элементов И и к входам всех логических элементов НЕ 61-64 соответственно, выходы которых соединены с вторыми входами седьмого 71, восьмого 72, девятого 73, десятого 74 логических элементов И, первые входы которых соедин е ны с входом разрешения вьтолнения операции каждого узла 55-1,...,55-М сравнения, выход первого логического элемента И 65 соеди

7

нен с первым входом второго логического элемента ИЛИ 78, выход второго логического элемента И 66 соединен с вторым входом одиннадцатого логического элемента И 75, выход которо го подключен к второму входу второг логического элемента ИЛИ 78, выход третьего логического элемента И 67 соединен с третьим входом пятого логического элемента И 69, выход которого подключен к четвертому вхду второго логического элемента ИЛИ 78, выход четвертого логического элемента И 68 соединен с третьим вхдом шестого логического элемента И 70, выход которого подключен к второму входу двенадцатого логического элемента И 76, выход которого соединен с третьим входом второго логического элемента ИЛИ 78, выход седьмого логического элемента И 71 соединен с первыми входами одиннадцатого 75, двенадцатого 76, тринадцатого 77 и вторым входом пятого 69 логических элементов И, выход вось- мого логического элемента И 72 соединен с первыми входами пятого 69, шестого 70 и вторым входом триннад- цатого 77 логических элементов И, выход девятого логического элемента И 73 соединен с вторым входом шестого 7, и третьим входом тринадцатого 77 логических элементов И, выход десятого логического элемента И 74 соединен с четвертым входом тринаддато- го логического элемента И 77, причем выход второго логического элемента ИЛИ 78 является выходом каждого из узлов 55-1,,..,55-м сравнения, вход разрешения выполнения операции пер- вого узла 55-1 сравнения является входом разрешения выполнения операции компаратора 7, а вход разрешения выполнения операции i-ro узла 55-i сравнения соединен с выходом тринад- цатого логического элемента И 77 (i-l)-ro узла сравнения 55-(i-1), где i 2,...,М.

Первый коммутатор (фиг. 6) содержит два аналоговых компаратора 79 и 80, два аналоговых ключа 81 и 82, два элемента И 83 и 84 и источник 85 опорного напряжения, причем первый 79 и второй 80 компараторы подключены первыми входами к источнику 85 опорного напряжения, а вторыми входами - соответственно к первому и второму входам коммутатора, их выходы соединены с первыми входами

5 5 0 5 0 г 0 5

0

158

первого 83 и второго 84 элементов И соответственно, вторые входы которых соединены с управляющим входом коммутатора, а выходы - соответственно с управляюш 1ми входами первого и второго аналоговых ключей, подключенных сигнальными входами соответственно к первому и второму входам коммутатора, а выходы - к сигнальному входу коммутатора.

Устройство работает по алгоритму, показанному на фиг, 7. При первичном включении устройства реализуется операция чтения состояния пульта управления. В случае, если переключатель Запрет калибровки находится в состоянии Выключен, т.е. калибровка разрешена, включается табло Режим - калибровка, далее по вько- ду 1 ШУ подается импульс, разрешающий работу коммутатора 6, который подключит к входу АДП 15 выход усилителя 12 или 13 с положительным сигналом.

В следующем такте по выходу 2 ШУ поступает импульс запуска А1Ш 15, осуществляющего преобразование усиленной разностной ЭДС в 1О1фровой код, который подается на вход 1 компаратора 7. Одновременно на вход 2 компаратора 7 поступает код верхней границы Q, хранимый в ПЗУ БУ5. После окончания преобразования АДП 15 импульс готовности результата подается на вход запуска компаратора 7, осуществляя тем самым разрешение операции сравнения. В случае, если выполняется условие Nп Л Q, отражающее наличие фазового перехода первого ре- периого материала, включается табло Фазовьй переход ТГ , на коммутатор 14 по выходу 1 шины управления подается импульс, устанавливающий его в положение, при котором через него на вход АЦП 16 подается ЭДС первого ТЭП Е,. Далее по выходу 3 ШУ на вход запуска АЦП 16 поступает импульс запуска и осуществляется преобразование сигнала Е, в код, поступающий на вход блока БКПСК 31.

Затем сигналом по ШУ осуществляется запуск БКПСК 31 и выполняется его подпрограмма преобразования кода.

Преобразованный код с выхода БКПСК 31 поступает на вход записи регистра (РГ) 17, по импульсу разрешения записи с выхода 10 ШУ осутцест- вляется запись преобразованного кода в РГ 17. Далее осуществляется чтение

кода номинального значения ЭДС Е1 при температуре Т1, хранимого в ПЗУ БУ5, и вычисление в Г.КПСК 31 разности dE Е , - Е .

В момент вычисления лЕ1 на входы 2 БКПСК 31 поступает код Е, а с БУ 5 по ШД на БКПСК 31 поступает код

.

1Н

Поступая на первый вход пере

множителя 38 и через сумматор 35 на второй вход перемножителя 38, код Ж преобразуется в код и поступает вместе с кодом Е, на соответствующие входы сумматора 36. Результат вьиисления в сумматоре 36 разности

4Е, заносится в регистр 17. Работа сумматоров 35 и 36, перемножителя 38 и регистра 17 разрешается сигналами управления, поступаюш 1ми по ШУ с БУ 5.

Далее снова осуществляется запус АЦП 15 сигналов по выходу 2 ШУ, подача кода Q на вход 2 компаратора 7, запуск компаратора 7 и проверка тем самым условия N, 7/ Q. В случае, если это условие вьшолняется (фазовый пе-г реход при Т1 продолжает протекать), происходит переход к команде Запуск АЦП 15 и циклическое вьтолнение последующих операций до момента времени, когда условие N 7/ Q перестанет выполняться. Это означает конец фазового перехода при Т1, после чего выключается табло Фазовый переход Т1 осуществляется проверка условия &Е определена, равнозначного условию Информация в РГ 17 записана. Если это условие не вьтолняется, осуществляется переход к команде Разрешение коммутатора 6 и дальнейшее цн-г клическое вьтолнение последующих опе раций до момента времени, когда буде вьтолнено условие . Если это условие выполняется, будет осуществлена последовательность операций получения новой повторной оценки по- грешности йЕ,, которая и будет записана, в РГ 17. Если условие N , 7/ Q не будет выполнено, далее осуществляются операции разрешения коммутатора 6, подача на вход 2 компаратора 7 кода нижней границы Р, запуск компаратора 7 и проверка тем самым условия Р. В случае, если это условие вьтолняется, включается табло Фазовый переход Т2, коммутатор 14 переводится в состояние, разрешающее прохождение аналогового сигнала Ег (термо-ЭЛС второго ТЭП) на вход

5

0

0 5 0 5

5

АЦП 16, осуществляется запуск АЦП 16, запуск БКПСК 31, запись кода с выхода БКПСК 31 в РГ. 18, чтение кода номинального значения ЭДС Ej при температуре Tj из ПЗУ БУ 5, вычисление оценки погрешности jEj.

При вычислении /lEj на входы 2 БКПСК 31 поступает код Ej, на БКПСК 31 с БУ 5 по ЩЦ поступает код VI Поступая на первый вход переножите- ля 38 и через сумматор 35 на второй вход перемножителя 38 код VEJ преобразуется в код и поступает вместе с кодом EJ на соответствующие входы сумматора 36. Результат вычисления оценки погрешности ЛЕ заносится в регистр 18. Работа сумматоров 35 и 36 перемножителя 38 и регистра 18 определяется сигналами, поступающими по ШУ с БУ 5.

Далее осуществляется запуск АЦП 15, подача кода Р на вход 2 коммутатора, 7, запуск компаратора 7 и проверка тем самым условия N Р. В случае, если условие выполняется, осуществляется переход к операции Запуск АЦП 15 и циклическое выполнение последующих операций до прекращения выполнения условия N д / Р, что будет означать окончание фазового перехода Tj. После этого выключается табло Фазовый переход Т2, осуществляется проверка условия 4Е , dEj определены и в случае его выполнения выключается табло Режим- калибровка, поскольку при получении оценок-дЕ,, АЕ операция калибрования считается завершенной.

Коды верхней и нижней границ (установки) Q и Р определяются экспериментально. Поскольку значение разностной термо-ЭДС и соответствующий ему код разностной термо-ЭДС на выходе АЦЦ 15 зависят от скорости нагрева калибратора и длительности фазового перехода реперного материала калибратора, которая, в свою очередь, зависит еще и от массы и удельной теплоемкости используемого в калибраторе реперного материала и тех же параметров самого калибратора и арматуры ТЭП, определение кодов Р и Q расчетным путем нецелесообразно. После экспериментальной оценки максимального значения кода разностной термо-ЭДС в периоды протекания фазовых переходов реперных материалов при выполнении операции

калибровки в условиях конкретного объекта измерения и получения экспериментальной оценки максимального отклонения этого кода от нулевого значения в периоды отсутствия фазовых переходов, значения кодов уставок О и Р выбирают на промежутке между значениями полученных оценок. При таком выборе уставок обеспечивается уверенное срабатывание компаратора 7 в периоды протекания фазовых переходов и исключаются его ложные срабатывания в периоды их отсутствия.

После режима Калибровка устройство переходит в основной рабочий режим Измерение, при котором осуществляется измерение температуры с коррекцией погрешностей измерительного канала, оценка которых при двух значениях температуры получены в процессе калибровки. Включается табл Режим - измерение, включается табл 1; 1фровой индикации, подается импульс разрешающий работу коммутатора 6, осуществляется запуск АЦП 15, подача кода верхней границы Q на вход 2 кoм napafopa 7, запуск компаратора 7 и проверка тем самым условия . В случае, если это условие выполняется т.е. протекает фазовый переход при Т1 в реперном материале калибратора первого ТЭП, коммутатор 14 переводится в состояние, при котором ЭДС Ej второго ТЭП проходит на вход АЦП 16. Если условие N д Q не вьшолня- ется, коммутатор 14 переводится в состояние, разрешающее прохождение ЭДС Е, первого ТЭП на вход АЦП 16. Проверка наличия фазовых переходов в режиме измерения осуществляется с целью исключить использование сигналов ТЭП в моменты протекания фазовых переходов в их реперных материалах, которое привело бы к получению ложных результатов измерения. Тем самым обеспечен выбор для дальнейшей обработки сигнала ТЭП, в реперном материале которого в данный момент не протекает процесс фазового пере- хода, и, в конечном счете, реализована возможность непрерывного измерения температуры даже в случае, когда значения температуры фазовых перехо

дов оценок погрешностей ЛЕ,, 4Ej из РГ 17 и 18 по сигналам с ШУ, разрешение выполнения операций перемножения перемножителей 24 и 25, разрешения операций суммирования сумматоров 4, 21 и 22,разрешение операций деления делителей 27 и 28, .запись промежуточных результатов в регистры 19 и 20, разрешение умножения перемножителя 26, разрешение суммирования сумматора 23. Перечисленные элементы реализуют вычисление скорректированного значения кода N(E ) по формуле

N(E ) N(E) + N(E ),

К op

где N(E) - значение кода основного

измерительного сигнала на выходе БКПСК 31; значение кода коррекции.

N(W

равное

N(E

kop

А + BN(E),

где А, В - постоянные коэффициенты, вычисляемые в процессе работы устройства по формулам

А

4Ед- Ё7и - Е,

JH

1Н

. EJU -EIH

ЛЕ, , ЛЕ,

2Н

оценки погрешности измерительного канала при температурах Т1 и Т2 соответственно;

номинальные значения тер- мо-ЭДС первого и второго ТЭП при температурах Т1 и Т2 соответственно.

Операнды ЛЕ,, &Eq хранятся в ре- гистрах 17 и 18. Операнды Е ,„, Е „ хранятся в ПЗУ БУ 5 и поступают на входы БКПСК 31, перемножителей 24 и 25 и сумматора 22 по шине данных ШД. Разность Ел,,-Е,и вычисляется сумматором 22

ды кодам , Е ,„ по ЩД. Работа сумпо поступающим на его вхо1Н

матора 22 разрешается управляющим сигналом с БУ, поступающим по ШУ. Вычисленное значение разности посту

Изобретение может найти применение при высокоточных измерениях температуры в различных областях про- мьшшенности. Цель изобретения - повышение точности измерения и повышение быстродействия. Устр-во обеспечивает формирование тестового калибровочного сигнала, текущий контроль разностной ЭДС, выделение достоверного признака моментов начала и конца фазовых переходов. Измерение в течение фазовых переходов термо-ЭДС термоэлектрических преобразователей позволяет получить численные оценки погрешности измерительного канала при двух значениях температуры. Измерение температуры осуществляется непосредственно измерением термо-ЭДС термоэлектрических преобразователей. 4 з.п. ф-лы, 7 ил. с сл

дов лежат в рабочем диапазоне измеря-55 пает на вторые входы делителей 27 и

емой устройством температуры.

Далее осуществляется запуск АЦП 16, запуск БКПСК 31, чтение ко28, на первые входы которых поступает сигнал 4Е, -лЕ с выхода сумматора 4.

n

Разность (/1E,E , E ц ) вьмисля- ется сумматором 21. Значения коэффициентов А и В-после их вычисления хранятся в регистрах 20 и 19 соответственно. Блоком 26 перемножения реализуется функция умкожения кода измеренного значения термо-ЭДС Е на ко- эффи1щент В, сумматором 23 реализуется функция суммирования полученного Q полученного значения со значением.

15

результата В Е с коэффициентом А.

Результате сумматора 23 поступает на вход 1 блока линеаризации, который по сигналу запуска с ШУ выполняет подпрограмму линеаризации измерительного сигнала. Результат преобразования поступает на вход БЦИ 32, который в режиме циклического запуска осуществляет индикацию скорректированного текущего значения измеряемой температу- JQ ры.

БКГТСК 31 работает следующим образом. Преобразователь 33 сопротивления в код преобразует аналоговое знапоступающим с сумматора 23. Запуск каждого блока осуществляется по сиг налам с шины управления блока управ ления, а сигнал окончания работы ка дого блока подается на шину входны сигналов блока управления. Коэффици енты полинома поступают на соответствующие блоки из щины данных блока управления.

Блок 5 управления работает следу ющим образом. Сигналы с шины входны сигналов блока управления подаются через элементы И 46, 47, 48 и 45 не посредственно на схему ИЛИ 50, что

чение сопротивления термопреобразова- , вызывает на ее выходе появление едителя 29 сопротивления в цифровой код

NJ температуры свободных концов ТЭП

1 и 9. Сумматоры и блоки 34, 35, 37,

38 умножения реализуют вычисление

полинома от

30

N , A,((Aj + Нз)Н j + АЗ),

где А,, А,, А,- постоянные коэффициенты, характеризующие вид термо40

ничного сигнала, которьБ, поступая на вход С счетчика 53, переводит его на следуюш 1й адрес. Соответственно на шине управления и Шине данных блока управления появляется информация, записанная в очередном адресе ПЗУ 54. Схема начальной установки (СНУ) при включении устройства устанавливает через элемент ИЛИ 51 счетчик 53 в начальное положение. Последний сигнал метрической характеристики термопре- 35 с щины входных сигналов блока управ- образователя сопротивления.

Сумматор 36 осуществляет сложение полученного значения с цифровым кодом измерительного сигнала, снятым с аналого-цифрового преобразователя 16. Запуск каждого блока осуществляется по сигналам с щины управления блока управления, а сигналы окончания работы каждого блока подаются на щину входных сигналов блока управления. Коэффициенты полинома поступают на соответствующие блоки из шины данных блока управления.

Блок 8 линеаризации работает следующим образом.50

Сумматоры и перемножители 39, 40, 41,43,44,45 реализуют вычисление полинома от значения X, поступающего с выхода БКПСК 31:

Х В,(((В, + Х)Х + Bj)X + В),

45

ления, означающий, что закончило работу последнее устройство измерительного канала, через элемент ИЛИ 51 также устанавливает счетчик 53 в начальное положение.

Компаратор 7 работает следующим образом. На первую и вторую группы входов компаратора 7 поступают сравниваемые коды X(Xf, Xj, ..., Х) и

YCVy, Уг УК) По сигналу, поступающему на вход запуска, компаратор 7 осуществляет сравнение кодов

X и Y. I

Поразрядное сравнение кодов х . и у (i 1, 2, ..., N) осуществляется в соответствующих узлах 55 сравнения посредством соответствующих логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60, элементов НЕ 61-64, трехвходовых элементов И 65-68 и двухвходовых элементов И 71-74, Трехвходовые элементы И 69 и 70, двухвходовые элементы И 75 и 76 и четьфехвходовые элементы

где В, В., Bj, В - постоянные коэффициенты, ха

1А

рактеризующие вил термометрической характеристики термоэлектрическихпреобразователей 1 и 9. Сумма 42 осуществляет сложение

Q полученного значения со значением.

5

JQ

поступающим с сумматора 23. Запуск каждого блока осуществляется по сигналам с шины управления блока управления, а сигнал окончания работы каждого блока подается на шину входных сигналов блока управления. Коэффициенты полинома поступают на соответствующие блоки из щины данных блока управления.

Блок 5 управления работает следующим образом. Сигналы с шины входных сигналов блока управления подаются через элементы И 46, 47, 48 и 45 непосредственно на схему ИЛИ 50, что

0

ничного сигнала, которьБ, поступая на вход С счетчика 53, переводит его на следуюш 1й адрес. Соответственно на шине управления и Шине данных блока управления появляется информация, записанная в очередном адресе ПЗУ 54. Схема начальной установки (СНУ) при включении устройства устанавливает через элемент ИЛИ 51 счетчик 53 в начальное положение. Последний сигнал 5 с щины входных сигналов блока управ-

0

5

ления, означающий, что закончило работу последнее устройство измерительного канала, через элемент ИЛИ 51 также устанавливает счетчик 53 в начальное положение.

Компаратор 7 работает следующим образом. На первую и вторую группы входов компаратора 7 поступают сравниваемые коды X(Xf, Xj, ..., Х) и

YCVy, Уг УК) По сигналу, поступающему на вход запуска, компаратор 7 осуществляет сравнение кодов

X и Y. I

Поразрядное сравнение кодов х . и у (i 1, 2, ..., N) осуществляется в соответствующих узлах 55 сравнения посредством соответствующих логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 57-60, элементов НЕ 61-64, трехвходовых элементов И 65-68 и двухвходовых элементов И 71-74, Трехвходовые элементы И 69 и 70, двухвходовые элементы И 75 и 76 и четьфехвходовые элементы

И 77 и ИЛИ 78 служат для формировани сигналов результата сравнения в узле 55 сравнения.

В случае равенства кодов X и У сигналы единичного уровня, появляющиеся на выходах элементов НЕ 61-6А через двухвходовые элементы И 71-74 поступают на входы четырехвходового элемента И 77. На выходах трехвходо- вых элементов И 65-69 присутствуют сигналы нулевого уровня, вызывающие появление сигнала нулевого уровня на выходе четырехвходового элемента ИЛИ 78, а тем самым и на выходе многовходового элемента ИЛИ 56,

В случае неравенства кодов X и Y хотя бы в одном из разрядов х j и у на выходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ появится сигнал единичного, уровня, а на выходе соответствующего элемента НЕ - сигнал нулевого уровня. В результате сигнал нулевого уровня поступит на соответст- вующий вход четьфехвходового элемента И 77. На выходе последнего появит ся сигнал нулевого уровня, блокирующий работу последующих узлов сравнения, младших по отношению к тому уз- лу, в котором произошло несравнение кодов X. и Y.. В случае, если Х- :Yj, на все входы четырехвходового элемента ИЖ 78 в соответствии с логкой работы двухвходовых элементов И 75 и 76 и трехвходовых элементов И 69 и 70 поступят сигналы нулевого уровня. В результате на все входы многовходового элемента ИЛИ 56 поступают сигналы нулевого уровня. На выходе устройства будет сигнал нуле вого уровня.

В случае, когда х у , на выход соответствующего трехвходового элемента И 65-68 появится сигнал единичного уровня, поступаюпщй на один из входов четырехвходового элемента ИЛИ 78. В результате на соответствующий вход многовходового элемента ИЛИ 56 поступит сигнал единичного уровня. На выходе устройства появит- ся сигнал единичного уровня, свидетельствующий о том, что X Y.

По окончании сигнала запуска на выходе компаратора 7 устанавливается сигнал нулевого уровня.

Длительности импульсов разностной термо-ЭДС находятся в строгом соответствии с длительностью процес.-

ия е

А- Q .

ро - 25 т-

е 50 55

40

сов фазовых переходов, которая, в свою очередь, определяется массой реперных материалов и другими постоянными факторами. Амплитуда импульсов определяется характером изменения температуры объекта измерения TCI) во времени. В случ-ае наличия периода стабильности температуры измерительных зондов импульсы разностной термо-ЭДС не будут сформированы, что позволяет вести нагрев и охлаждение объекта измерения по произвольному закону изменения температуры во времени. Обеспечиваемая при этом высокая достоверность распознавания моментов начала и конца процессов фазовых переходов реперных материалов дает возможность исключить необходимость использования нагревателя, задающего режим изменения температуры и совместить во времени режимы калибрования и измерения, делая процесс измерения температуры непрерывным. Для этого целесообразно использовать реперные материалы с температурами фазового перехода, лежащими вблизи границ диапазона измерения температуры и за его пределами. Последний фактор значительно повышает точность оценки погрешности ТЭП, поскольку ее значение оценивается при температурах, близких к измеряемым. Вместе с тем обеспечивается возможность автоматического перехода от режима калибрования к режиму измерения, и наоборот, без перерыва процесса измерения температуры, используя в качестве начала и конца фазовых переходов импульсы разностной термо-ЭДС. В случае одновременного выполнения процессов самокалибрования и измерение температуры в течение времени, когда в одном из реперньк материалов протекает процесс фазового перехода, осуществляется посредством измерения термо-ЭДСдругого ТЭП. После однократного выполнения процесса самокалибрования и получения численных оценок погрешностей ТЭП при двух значениях температуры процесс измерения температуры выполняется путем измерения термо-ЭДС первого или второго ТЭП с коррекцией его собственной погрешности при помощи суммирования с основным измерительным сигналом напряжения поправки.

Таким образом, предлагаемое устройство обеспечивает формирование

тестового калибровочного сигнала, текущий контроль разностной ЭДС обеспечивает вьщеление достоверного признака моментов начала и конца фазовых переходов, а измерение в течение фазовых переходов термо-ЭДС первого и второго ТЭП позволяет получить численные оценки погрешности измерительного канала при двух значениях температуры. Собственно измерение температуры, как бьщо указано, осуществляется непосредственным измерением термо- ЭДС первого или второго ТЭП.

Формула изобретения

5

0

- 5 0 50

ных к сигнальным входам второго коммутатора, сигнальный выход которого соединен с первым входом второго аналого-цифрового преобразователя, второй вход которого соединен с первыми свободными концами термоэлектрических преобразователей, а выходы подключены к второй группе входов блока коррекции погрешности от изменения температуры свободных концов термоэлектрических преобразователей, вторая группа входов которого соединена с термопреобразователем сопротивления, а выход подключен к первой группе входов третьего блока перемножения, к второй группе входов блока линеаризации и к информационным входам первого и второго регистров, информационные выходы которых соединены с первой и второй группами входов первого сумматора соответственно и с первой группой входов первого и второй группой входов второго блоков перемножения соответственно, вторая группа входов первого и первая группа входов второго блоков перемножения соединены с шиной данных блока управления, а выходы их подключены к первой и второй группам входов второго сумматора, выходы первого и второго сумматоров подключены к первым группам входов первого и второго блоков деления соответственно, вторые группы входов которых подключены к выходу третьего сумматора, первая и вторая группы входов которого соединены с шиной данных, выходы первого и второго блоков деления соединены соответственно с информационными входами третьего и четвертого регистров, информационные выходы которых подключены к второй группе третьего блока перемножения и второй группе входов четвертого сумматора, первая группа входов которого соединена с выходом третьего блока перемножения, а выход соединен с первой группой входов блока линеаризации, выход которого соединен с входом блока цифровой индикации, при этом выходы первого аналого- цифрового преобразователя соединены с первой группой информационных входов компаратора,вторая группа входов которого подключена к шине данных блока управления, а выход его соединен с шиной входных сигналов блока управления, причем выход готовности результата первого аналого-цифрового преобразователя соединен с входом

19

разрешения вьтолнення операции компаратора, . а управляющие входы всех коммутаторов, вход запуска второго аналого-цифрового преобразователя, входы разрешения записи всех регистров, входы разрешения выполнения операций всех сумматоров блоков перемножения и деления, а также блок коррекции погрешности от изменения температуры свободных концов и блок линеаризации связаны с шиной управления, выход завершения преобразования второго аналого-цифрового преобразователя, выходы подтверждения записи всех регистров, выходы готовности результата всех сумматоров, блоков перемножения и деления, а также блок коррекции погрешности от изменения температуры свободных концов и блок линеаризации соединены с шиной входных сигналов блока управления, к шине данных которого подключен блок коррекции погрешности от изменения температуры свободных кон- цов и блок линеаризации.

,г 2025

.- 35 55055

39051520

входам шины входных сигналов блока управления, вход разрешения преобразования преобразователя сопротивления в код и входы разрешения выполнения операций первого, второго, третьего сумматоров и первого и второго блоков перемножения соединены с соот- ветствуюш;ими выходами шины управления.

кого элемента ИЛИ, вьсход которого подключен к счетному входу счетчика, первый вход второго логического элемента ИЛИ соединен с шиной входньгх сигналов блока управления, его второй вход подключен к выходу схемы начальной установки, а вьпсод соединен с входом начальной установки

счетчика, информационные выходы KOTO- Q узла сравнения, выход первого логирого соединены с адресными входами постоянного запоминающего устройства, причем выходы постоянного запоминающего устройства соединены с соответствующими входами шины данных и шины управления.

20

25

30

ческого элемента И соединен с первым входом второго логического элемента ИЛИ, выход второго логического элег мента И соединен с вторым входом одиннадцатого логического элемента И, выход которого подключен к второму входу второго логического элемента ИЛИ, выход третьего логического элемента И соединен с третьим входом пятого логического элемента И, выход которого подключен к четвертому входу второго логического элемента ИЛИ, выход четвертого логического элемента И соединен с третьим входом шестого логического элемента Иу выход которого подключен к второму входу двенадцатого логического элемента И, выход которого соединен с третьим входом второго логического элемента ИЛИ, выход седьмого логического элемента И соединен с первыми входами одиннадцатого, двенадцатого, тринадцатого и вторым входом пятого логических элементов И, выход восьмого логического элемента И соединен с первыми

тый, пятый, шестой трехвходовые логи- входами пятого, шестого и вторым вхо- ческие элементы И, седьмой, восьмой, дом тринадцатого логических элементов девятый, десятый, одиннадцатый, две- И, выход девятого логического элемен

надцатый двухвходовые логические элементы И, тринадцатый четырехвходовый логический элемент И и второй четырех входовый логический элемент ИЛИ, первые выходы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с перврй группой входов каждого узла сравнения и с третьими входами первого, второго, третьего и четвертого логических элементов И соответственно, вторые входы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй группой входов каждого узла срав- нения, а выходы всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к вторым входам первого, второго, третьего, четвертого логических элементов Ник входам всех логических элементов НЕ соответственно, выходы которых соединены с вторыми входами седьмого, восьмого, девятого, десятого логических элементов И, первые входы которых соединены с входом разрешения выполнения операции каждого

5

0

5

0

ческого элемента И соединен с первым входом второго логического элемента ИЛИ, выход второго логического элег мента И соединен с вторым входом одиннадцатого логического элемента И, выход которого подключен к второму входу второго логического элемента ИЛИ, выход третьего логического элемента И соединен с третьим входом пятого логического элемента И, выход которого подключен к четвертому входу второго логического элемента ИЛИ, выход четвертого логического элемента И соединен с третьим входом шестого логического элемента Иу выход которого подключен к второму входу двенадцатого логического элемента И, выход которого соединен с третьим входом второго логического элемента ИЛИ, выход седьмого логического элемента И соединен с первыми входами одиннадцатого, двенадцатого, тринадцатого и вторым входом пятого логических элементов И, выход восьмого логического элемента И соединен с первыми

та И соединен с вторым входом шестого и третьим входом тринадцатого логических элементов И, выход десятого логического элемента И соединен с четвертым входом тринадцатого логического элемента И, причем выход второго логического элемента ИЛИ является выходом каждого из узлов сравнения, вход разрешения выполнения операции первого узла сравнения является входом разрешения выполнения операции компаратора, а вход разрешения выполнения операции i-ro узла сравнения соединен с выходом тринадцатого логического элемента И (i-l)-ro узла сравнения, где i 2,...,М.

UIK

Фил.2

BbixdS

Вмд 9/пра8ленця

Фм.в

Btfji, mad/to . nfpe,. Тг

Коммит. f EfHoSx АЦЛ tS