Устройство для многократного ответвления цифровых сигналов Советский патент 1988 года по МПК H04J3/08 

Bifoff /

(Л

Со СО

NU 4 4 СП

клового синхросигнала, генераторшлй блок 5 5 эл-ты И 6 и 7. Введены управ- пяемьй сумматор (УС) 8 и кадровый синхронизатор 9. Возможно произво- Дить поканально совместные операции как над выделяемым, так и вводимым компонентными сигналами (КС) Такие операции осуществляются в УС 8, на два информац, входа к-рого поступают и выделяемый, и вводимый (считываемый из запоминающего эл-та Ю) КС Выбор одного из трех реализуемых в УС 8 режимов - режима выделения и ввода, режима группового использования или режима цифрового транзита КС - осуществляется формированием

на его входах управления соответст вующих логич, уровней с блока 5, При этом формирование на первом входе управления УС 8 высокого потенциала разрешает .прохождение на входы сумматора 16 как вводимого, так и вьщеляе- мого КС, что и обеспечивает режим их группового использования. Формирование на первом входе управления УС 8 низкого потенциала запрещает режим группового, использования, В зависимости от потенциала на втором входе управления УС 8 реализуется режим цифрового транзита или режим ввода КС в агрегатный сигнал линии связи. 1 ил.

Изобретение относится к электросвязи. Цель изобретения - повышение верности передачи и расширение функциональных возможностей устр-ва. Устр-во содержит регенератор 1, блоки 2 и 3 сопряжения, приемник 4 ци

Изобретение относится к электросвязи и может быть использовано при передаче сигналов цифровых систем передачи, включая технологические системы передачи.

Цель изобретения - повышение верности передачи и расширение функциональных возможностей устройства.

На чертеже представлена .структурная электрическая схема устройства для многократного ответвления цифровых сигналов.

Устройство содержит регенератор 1, -первый 2 и второй 3 блоки сопряжения, приемник 4 циклового синхросигнала ,. генераторный блок 5, первый 6, второй 7 элементы И, управляемый сумматор 8 и кадровый синхронизатор 9,

Первый блок 2 сопряжения содержит запоминающий элемент 10 и приемный преобразователь 11 кода.

Второй блок 3 сопряжения содержит элемент И 12, формирователь 13, запоминающий элемент.14 н блок 15 фазовой автоподстройки частоты.

Управляемый сумматор 8 содержит сумматор 16, первьп 17 и эторой 18 элементы 2И-ИПИ и инвертор 19.

Устройство для многократного ответвления цифровых сигналов работает следующим образом.

Агрегатный сигнал в линейном коде поступает на первый вход регенератора 1 и далее с его второго выхода в

двоичной форме постзшает на первый

вход приемника циклового сйнхросигнаi ла 4 и через элемент И 12 на первый

5 вход формирователя 13. Одновременно

:на второй вход формирователя 13 по- ступают импульсные последовательнос- ти с первого выхода генераторного блока 5, обеспечивающие работу при- 0 емника команд согласования скоростей формирователя 13, что обеспечивает открывание элемента И 12 с последующим выделением компонентного сигнала из агрегатного и его восстановлением на запоминающем элементе 14. Запись выделяемого компонентного сигнала в запоминающем элементе 14 осуществля- ётся невосстановленной тактовой частотой записи с выхода формирователя 13, а считьюание - тактовой частотой считывания с выхода блока 15, С выхода запоминающего элемента 14 выделенный и восстановленный компонент-. ный сигнал в линейном коде поступает в линию. Ввод компонентного сигнала, поступающего в линейном коде из линии, осуществляется последовательно первым блоком 2 сопряжения, управляе- . мым сумматором 8 и вторым элементом И 7 и через второй вход регенератора I поступает в агрегатный сигнал, передаваемый далее в линейном коде в линию. При этом преобразование вводимого компонентного сигнала из линей5

ного кода в-двоичный, выделение хронирующего колебания тактовой частоты записи первого блока сопряжения, а также формирование адресных последовательностей импульсов Ы, , , . COg и О,..., 31 записи осуществляются в приемном преобразователе I1 кода. Вводимый компонентный сигнал в двоичной форме поступает на информацион- д мирование на первом входе управления

20

ный вход записи запоминающего элемента Т0„ Запись в запоминающий элемент 10 осуществляется в соответствии с адресными последовательностями импульсов U,,с.о, Wj и О, ,. ., си, поступающими с адресных выходов приемного преобразователя 1 кода. Управление счетной схемой приемного преобразователя 11 кода осуществляется в соответствии с цикловым синхросигналом вводимого компонентного сигнала. Таким образом обеспечивает- . ся упорядоченная запись вводимого компонентного сигнала в запоминающий элемент 10 Считьшание из запо- 25 минающего элемента 10 осуществляется в соответствии с адресными последовательностями импульсов w . ,., ,и 0 31 считывания, поступающими с адресных выходов кадрового 30 синхронизатора 9. Кроме того, в качестве тактовой частоты в кадровом синхронизаторе используется невосстановленная (не усредненная по фа

управляемого сут тматора 8 высокого потенциала разрешает прохождение на входы сумматора 16 как вводимого, так и вьщеляемого компонентных сиг- 31 запи-15 налов- что обеспечивает режим их

jrpynnoBoro использования Формирование на первом входе управления управляемого сумматора 8 низкого потенциала запрещает режим группового использования, и в зависимости от высокого или низкого потенциала на втором входе управления управляемого сумматора 8 реализуется соответственно режим цифрового транзита или режим ввода компонентных сигналов в агрегатньм сигнал линии связи

Формула изобретения

Устройство для многократного ответвления цифровых сигналов, содержащее регенераторд первый и второй блоки сопряжения, приемник циклового синхросигнала и последовательно соезовой характеристике) тактовая час- 35 диненные генераторный блок, первый

тота записи, поступающая с выхода формирователя 13,В качестве анализируемой входной информации на второй вход кадрового синхронизатора поступает также невосстановленный компо- нентньй сигнал с первого информацион ного выхода второго блока сопряжения Таким образом, считьшание из запоми нающего элемента 10 вводимого ком- -понентного сигнала осуществляется в строгом фазовом соответствии с кадром невосстановленного выделяемого компонентного сигнала Последнее делает возможным производить поканаль но совместные операции как над выделяемым, так и вводимым компонентными сигналами.Такие совместные опе рации над компонентными сигналами осзпцествляются в управляемом

ре 8, на два информационных входа ко- 55 отличающееся тем, что.

торого поступают и выделяемый, и вводимый (считываемый из запоминающего элемента 10) компонентные сигналы. Вь1бор одного из трех реализуемых в

управляемом су маторе режимов - режима выделения и ввода, режима группового использования или режима цифрового транзита компонентных сигналов - осуществляется формированием на его входах управления соответствующих логических уровней с выходов генераторного блока 5. При этом фор20

. 25 30

Формула изобретения

Устройство для многократного ответвления цифровых сигналов, содержащее регенераторд первый и второй блоки сопряжения, приемник циклового синхросигнала и последовательно сое0

элемент И и второй элемент И, выход которого соединен с вторым входом регенератора,второй выход которого соединен с первым входом приемника

0 циклового синхросигнала и первым входом второго блока сопряжения, второй вход которого соединен с вторым входом первого блока сопряжения и с первым выходом генераторного блока -, это-

5 рой выход которого соединен с вторьм входом приемника циклового синхросигнала, первый выход которого соединен с первым входом генераторного блока, второй вход которого соединен с третьим выходом регенератора, третий вход которого соединен с выходом первого элемента И, второй вход которого соединен со вторым выходом приемника циклового синхросигнала.

«с целью повьшения верности передачи -и расширения функциональных возможностей, введены кадровый синхронизатор и управляемьш сумматор, первый и

513944456

второй входы управления которого сое-динен с выходом тактовой частоты задинены соответственно с третьим ипйсИ второго блока сопряжения, перчетвертым выходами генераторного бло-вый информационный выход которого

ка, а первый информационный вход - соединен со вторым входом кадрового

к информационному выходу первого бло-синхронизатора и со вторым информака сопряжения, первый вход которогоционным входом управляемого сумматосоединен с выходом кадрового синхро-ра, выход которого соединен со втонизатора, первый вход которого сое-рым входом второго элемента И